MSP430-时钟系统和GPIO

火辣西米秀

MSP430-时钟系统和GPIO [复制链接]

关于时钟系统：

基本的时钟输入源有三个：

1-ACLK： 辅助时钟信号。由图所示，ACLK 是从 FLXT1CLK 信号由 1/2/4/8 分频器分频后所得到的。由BCSCTL1 寄存器设置DIVA相应为来决定分频因子.ACLK可用于提供CPU外围功能模块作时钟信号使用。

2-MCLK： 主时钟信号。由图所示，MCLK 是由 3 个时钟源所提供的。他们分别是LFXT1CLK，XT2CLK（F13、F14，如果是 F11，F11X1 则由 LFXT1CLK 代替），DCO 时钟源信号提供.MCLK主要用于MCU和相关系统模块作时钟使用。同样可设置相关寄存器来决定分频因子及相关的设置。

3-SMCLK： 子系统时钟，SMCLK 是由 2 个时钟源信号所提供。他们分别是XT2CLK（F13、F14）和DCO，如果是F11、F11X1则由LFXT1CLK代替TX2CLK。同样可设置相关寄存器来决定分频因子及相关的设置。

 

 

关于io管脚：

关于输入输出配置：

关于输入寄存器：

关于输出寄存器：

关于引脚功能选择寄存器：

引脚功能 
引脚名称 序号 I/O 说明 
Avcc 64 模拟供电电源正端.只为ADC和DAC的模拟部分供电 
Avss 62 模拟供电电源负端.只为ADC和DAC的模拟部分供电 
DVcc 1 数字供电电源正端.为所有数字部分供电 
DVss 63 数字供电电源负端.为所有数字部分供电 
P1.0/TACLK 12 I/O 通用数字I/O引脚/定时器A时钟信号TACLK输入 
P1.1/TA0 13 I/O 通用数字I/O引脚/定时器A捕捉：CCI0A输入，比较：OUT0输出 
P1.2/TA1 14 I/O 通用数字I/O引脚/定时器A捕捉：CCI1A输入，比较：OUT1输出 
P1.3/TA2 15 I/O 通用数字I/O引脚/定时器A捕捉：CCI2A输入，比较：OUT2输出 
P1.4/SMCLK 16 I/O 通用数字I/O引脚/SMCLK信号输出 
P1.5/TA0 17 I/O 通用数字I/O引脚/定时器A，比较：OUT0输出 
P1.6/TA1 18 I/O 通用数字I/O引脚/定时器A，比较：OUT1输出 
P1.7/TA2 19 I/O 通用数字I/O引脚/定时器A，比较：OUT2输出 
P2.0/ACLK 20 I/O 通用数字I/O引脚/ACLK输出 
P2.1/TAINCLK 21 I/O 通用数字I/O引脚/定时器A，INCLK上的时钟信号 
P2.2/CAOUT/TA0 22 I/O 通用数字I/O引脚/定时器A捕获：CCI0B输入/比较器输出 
P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/定时器A，比较：OUT1输出/比较器A输入 
P2.4/CA1/TA2 24 I/O 通用数字I/O引脚/定时器A，比较：OUT2输出/比较器A输入 
P2.5/Rosc 25 I/O 通用数字I/O引脚，定义DCO标称频率的外部电阻输入 
P2.6/ADC12CLK/ 26 I/O 通用数字I/O引脚，转换时钟－12位ADC，DMA通道0外部触发器 
P2.7/TA0 27 I/O 通用数字I/O引脚/定时器A比较：OUT0输出 
P3.0/STE0 28 I/O 通用数字I/O引脚，USART0/SPI模式从设备传输使能端 
P3.1/SIMO0/SDA 29 I/O 通用数字I/O引脚，USART0/SPI模式的从入/主出，I2C数据 
P3.2/SOMI0 30 I/O 通用数字I/O引脚，USART0/SPI模式的从出/主入 
P3.3/UCLK0/SCL 31 I/O 通用数字I/O引脚，USART0/SPI模式的外部时钟输入，USART0 
P3.4/UTXD0 32 I/O 通用数字I/O引脚，USART0/UART模式的传输数据输出 
P3.5/URXD0 33 I/O 通用数字I/O引脚，USART0/UART模式的接收数据输入 
P3.6/UTXD1 34 I/O 通用数字I/O引脚，USI1/UART模式的发送数据输出 
P3.7/URXD1 35 I/O 通用数字I/O引脚，USI1/UART模式的接收数据输入 
P4.0/TB0 36 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR0 
P4.1/TB1 37 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR1 
P4.2/TB2 38 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR2 
P4.3/TB3 39 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR3 
P4.4/TB4 40 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR4 
P4.5/TB5 41 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR5 
P4.6/TB6 42 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR6 
P4.7/TBCLK 43 I/O 通用数字I/O引脚，输入时钟TBCLK－定时器B7 
P5.0/STE1 44 I/O 通用数字I/O引脚，USART1/SPI模式从设备传输使能端 
P5.1/SIMO1 45 I/O 通用数字I/O引脚，USART1/SPI模式的从入/主出 
P5.2/SOMI1 46 I/O 通用数字I/O引脚，USART1/SPI模式的从出/主入 
P5.3/UCLK1 47 I/O 通用数字I/O引脚，USART1/SPI模式的外部时钟输入，USART0/SPI 
模式的时钟输出 
- 8 - 
P5.4/MCLK 48 I/O 通用数字I/O引脚，主系统时钟MCLK输出 
P5.5/SMCLK 49 I/O 通用数字I/O引脚，子系统时钟SMCLK输出 
P5.6/ACLK 50 I/O 通用数字I/O引脚，辅助时钟ACLK输出 
P5.7/TboutH/ 51 I/O 通用数字I/O引脚，将所有PWM数字输出端口为高阻态－定时器B7 
P6.0/A0 59 I/O 通用数字I/O引脚，模拟量输入A0－12位ADC 
P6.1/A1 60 I/O 通用数字I/O引脚，模拟量输入A1－12位ADC 
P6.2/A2 61 I/O 通用数字I/O引脚，模拟量输入A2－12位ADC 
P6.3/A3 2 I/O 通用数字I/O引脚，模拟量输入A3－12位ADC 
P6.4/A4 3 I/O 通用数字I/O引脚，模拟量输入A4－12位ADC 
P6.5/A5 4 I/O 通用数字I/O引脚，模拟量输入A5－12位ADC 
P6.6/A6/DAC0 5 I/O 通用数字I/O引脚，模拟量输入A6－12位ADC，DAC.0输出 
P6.7/A7/DAC1/ 6 I/O 通用数字I/O引脚，模拟量输入A7－12位ADC，DAC.1输出，SVS输入 
RST/NMI 58 I 复位输入，不可屏蔽中断输入端口或者Bootstrap Lload启动（FLASH 
TCK 57 I 测试时钟，TCK是芯片编程测试和bootstrap loader启动的时钟输入端口 
TDI 55 I 测试数据输入，TDI用作数据输入端口，芯片保护熔丝连接到TDI 
TDO/TDI 54 I/O 测试数据输出端口，TDO/TDI数据输出或者编程数据输出引脚 
TMS 56 I 测试模式选择，TMS用作芯片编程和测试的输入端口 
VeREF+ 10 I/P 外部参考电压的输入 
VREF+ 7 O 参考电压的正输出引脚 
VREF-/VeREF- 11 O 内部参考电压或者外加参考电压的引脚 
XIN 8 I 晶体振荡器XT1的输入端口，可连接标准晶振或者钟表晶振 
XOUT/TCLK 9 I/O 晶体振荡器XT1的输出引脚或测试时钟输入 
XT2IN 53 I 晶体振荡器XT2的输入端口，只能连接标准晶振 
XT2OUT 52 O 晶体振荡器 XT2 的输出引脚