VHDL中,downto与to有什么区别啊

adsl50681

VHDL中,downto与to有什么区别啊 [复制链接]

variable a,b:std_logic_vector(7 downto 0);
a(0 to 5):=b(2 to 7);


在上面两句话中,downto 与to 在使用中有什么区别呢?

a(0 to 5):=b(7 downto 2);中,a(0)到底等于b(2)还是b(7)啊?


a(0 to 5):="010101" a(0)是等于0还是等于1?

a(5 to 0)或者a(2 downto 6) 这种描述方式对吗?

谢谢

hflf35

to 是从小到大
downto 是从大到小
a(0 to 5) := b(7 downto 2)中， a(0)=b(7)
我不认为将a声明为7 downto 0之后用0 to 5的方式使用是正确的，至少是不合适的。
声明为 to 就该用 to， 声明为 downto， 就该用 downto 比较好

ahliang

downto      从高位到低位
to          从低位到高位

语法上没有错误
不过我不这么用

hangziming

谢谢,大致明白了

freedom2010

a(0)=b(7)
To是由低到高 Downto是有高到低
具体赋值没有区别 但是前后设置要一致 要to就都to 要不就都Downto
To和downto之间的赋值会高地位颠倒

所以总结成一句话，声明的时候无差别，赋值的时候要注意~~

qianlongwuyong

引用 4 楼 skye_ld 的回复:
所以总结成一句话，声明的时候无差别，赋值的时候要注意~~

精辟……路过学习
我觉得声明的时候还是从高到低吧，符合平时习惯。