如何解决FPGA相关项目运行时软件卡死的问题

liuwy

如何解决FPGA相关项目运行时软件卡死的问题 [复制链接]

本项目是用FPGA完成医疗器械多普勒经颅测试仪的设计，在项目完成后测试时，发现偶尔会出现开机时，软件卡死现象，请问，是什么导致了该错误的出现？

sun139

太笼统了。这就好像说一台电脑开不了机了为什么一样。

lifengstar

你的fpga程序是怎么设计的，一般说来要是你的逻辑存在冲突，就会产生错误

kaya

我的FPGA中生成ifclk时钟供给USB68013slave fifo模式下工作，从而该模式下生成许多控制信号来辅助FPGA里逻辑的运行，其中最重要的两个信号时u_flagb，u_flagc（均为高有效），是非空非满信号从而控制FPGA里ram存储读取数据的进行

solider

这话说的 。。。 太简单了吧。。。

frank_wt

那我问下USB中的ifclk的赋值问题，到底由谁给其赋值更好呢，我这边是由FPGA赋值的，但是有人说这样可能造成数据不稳，从而导致我的死机情况，可是USB中生成的几种时钟值无法满足我的ifclk的需要，怎么办？

Prenow

这个问题不太清晰啊

wmhktx

是不是信号互相等待，造成死锁哦？
有些警告是不能忽视的。

yuni97

这么少的信息  什么都看不来吧