如何将 FPGA/CPLD 中的自定义逻辑迁移至 C2000微控制器

Aguilera

如何将 FPGA/CPLD 中的自定义逻辑迁移至 C2000微控制器 [复制链接]

        通过将外部逻辑整合到 C2000 微控制器中，可配置逻辑块 (CLB) 降低了系统总成本并增强了功能。CLB 使用功能调用和基于 GUI 的编程工具 SysConfig 将外部逻辑整合到微控制器中，而无需学习硬件 描述 语言（如 VHDL 或 Verilog）。该报告向程序员、硬件工程师和系统设计人员展示如何将基于 FPGA 或 CPLD 的自定义逻辑（最初以 HDL 定义）转换为可以编程到 C2000 MCU 中的 CLB 格式。

图 4 显示了 C2000 外设、交叉开关和 GPIO 多路复用器。可以将该图与图 5 进行对比，后者显示了相同的外设，外加 CLB。通过比较这两个图，您可以确切地看到 CLB 触及了 C2000 的哪些部分。在其基本级别的形式中，CLB 由 CLB1、CLB2、CLB3 和 CLB4 块构成。每个 CLB 块都具有与相应控制外设的专用连接。例如，CLB1 连接到 EPWM1、QEP1 和 ECAP1。同样地，CLB2 连接到 EPWM2、QEP2 和 ECAP2 等等。此外，所有 CLB 模块都连接到称为全局信号的一组共享输入信号，这些信号来源于全部四个 EPWM 模块和 CLB 交叉开关。每个 CLB 块还能够驱动 CLB INTR 信号来中断 CPU 或 CLA。最后，四个 CLB 块中的每个块都挂在 CPU 和 CLA 总线上，从而使 CPU 和 CLA 能够访问 CLB 配置和数据寄存器。

Aguilera

如何将 FPGA_CPLD 中的自定义逻辑迁移至 C2000™微控制器.pdf (2.21 MB, 下载次数: 5)

2020-10-11 20:49 上传

点击文件名下载附件