请问有4路24位的TTL电平信号的数据采集怎么设计和选型？

richard.kong

请问有4路24位的TTL电平信号的数据采集怎么设计和选型？ [复制链接]

模拟信号都好采集，但是有的传感器是BCD码输出的，每个传感器的引脚是24条线输出，有4个，请问怎么设计和选型？

这里面可能要用到数据选择器或者寄存器；还有USB控制器

zjwen

“每个传感器的引脚是24条线输出”这么多！

sxslhaopeng

1. 每个传感器的24个脚的真值表写出来，判断用什么逻辑电路可以正确解码。
2. 判断4个传感器的发生时序性，如果可能，就用4个IO口控制同一个“逻辑电路组合”，以分时复用的方法实现最小器件占用。
3. 如果可能同时发生，就用缓存。不过实时性略差一点。

heeroz

都是0或1，有点像数据线，24条都是。这里可以不考虑先后时序

zhaohepi

是代表6个BCD（每个4线）吗？

wangjie

引用 4 楼 schlafenhamster 的回复:
是代表6个BCD（每个4线）吗？

这样说吧,是24路TTL信号,你不用管是不是BCD码,我需要采集这24路信号,通过串口,或者USB口读到PC上,谢谢

fengjia

搞个CPLD。24路TTL电平，用3个74244，做成编码，移位成异步串口发出，PC端用COM口读入。

请求权

这是最笨的办法，最好的办法是更换传感器。

lychome198

引用 3 楼 naive_lin 的回复:
都是0或1，有点像数据线，24条都是。这里可以不考虑先后时序

24条中的信号是乱序，无规律。那4个之间呢？
选用74xx148，8-3编码器，24个信号需要3个148，对应9个输出引脚。

如果4个之间也是无序，可能同时的，那一共需要12个148，cpu需要（9*4）=36个IO口。

如果4个分时，就需要3个148，（9+4）=13个IO口。

如果选用多引脚的CPLD，也是可选方案。

waytosun

引用 8 楼 shuiyan 的回复:
引用 3 楼 naive_lin 的回复:
都是0或1，有点像数据线，24条都是。这里可以不考虑先后时序

24条中的信号是乱序，无规律。那4个之间呢？
选用74xx148，8-3编码器，24个信号需要3个148，对应9个输出引脚。

如果4个之间也是无序，可能同时的，那一共需要12个148，cpu需要（9*4）=36个IO口。

如果4个分时，就需要3个148，（9+4）=13个IO口。

如果选用多引脚的CPLD，也是可选方案。

还是没有明白，24个信号不需要管什么编码，我只要通过串口或者USB读到PC即可，然后我在PC里面用程序译码，所以这里只考虑怎么读到PC。请问选择什么芯片和外围芯片合适，多谢

ccjjmm

CPLD

qazwsx123

各位楼主，如果您想要用单片机实现液晶显示，我有一个好的方案可以提供给您参考。 dwin99@live.cn

rqq2007

用74LS165并转串芯片串接！比较便宜！而且好用！