MSP430G2553时钟系统配置

火辣西米秀

MSP430G2553时钟系统配置 [复制链接]

MSP430G2553单片机的时钟模块主要包括：

    三个时钟：辅助时钟ACLK 、主时钟MCLK 、子系统时钟SMCLK

    三个时钟源：内部低频时钟源LFXT1 、内部数字控制RC振荡器DCO、外部低频振荡器（需要焊上晶振） 

常用宏定义：

#ifndef __DisableCalData

　　SFR_8BIT（CALDCO_16MHZ）;

　　SFR_8BIT（CALBC1_16MHZ）;

　　SFR_8BIT（CALDCO_12MHZ）;

　　SFR_8BIT（CALBC1_12MHZ）;

　　SFR_8BIT（CALDCO_8MHZ）;

　　SFR_8BIT（CALBC1_8MHZ）;

　　SFR_8BIT（CALDCO_1MHZ）;

　　SFR_8BIT（CALBC1_1MHZ）;

　　#endif

/*
功能：按下按键，系统主频在VLO和DCO之间切换，使用系统delay函数大概输出1hz和10hz的脉冲
*/
#include <msp430g2553.h>
 
volatile u8 flag=0;
 
void inter_init()
{
    P1DIR = BIT0;       // 设置P1.0为输出
        P1DIR &=~ BIT3; //将按键1对应的IO口P1.3设置为输入
        P1IFG &=~ BIT3; //初始化清空中断标志位
        P1IE |= BIT3; //P1.3中断使能
        P1IES |= BIT3; //下降沿产生中断
        P1REN |= BIT3;//启用内部上下拉电阻
        P1OUT |= BIT3; //P1.3设置为上拉电阻：OUT = 1; REN = 1;
        __enable_interrupt();//开启总中断
}
 
#pragma vector = PORT1_VECTOR     //固定格式，声明中断向量地址，不能变
        __interrupt void Port1 (void)
        {
            P1IE &=~ BIT3; //关闭P1.3中断使能
            P1IFG &= BIT3;//因为只用到了P1.3 ，其他的中断标志全部清零。
 
            switch(P1IFG)
            {
            case BIT3: flag++;P1IFG=0;break; //P1.3 产生的中断
            default: break;
            }
 
            __delay_cycles(1000);//消抖
             P1IE |= BIT3; //P1.3中断使能
        }
 
void main(void)
{
           WDTCTL = WDTPW | WDTHOLD;                 // 关闭看门狗
           IFG1 &=~OFIFG;                           // 晶振接触不良导致错误之后，便会使OSCFault标志位置1。这个是一个不可屏蔽中断。
           //__bis_SR_register(SCG1 + SCG0);           // 关闭 DCO
           inter_init();
   while (1)
  {
                if(flag%2)
                    {
                    BCSCTL2 = SELM_0 + DIVM_3; // 主频选择DCO，8分频（试试在这里用
                                               //BCSCTL2 |= SELM_0 + DIVM_3，会发现不能切换了
                    DCOCTL = CALDCO_1MHZ;      //DCO选择1MHZ
                    BCSCTL1 = CALBC1_1MHZ;     //设置基础时钟寄存器1为1Mhz时钟时的设置，一般和DCOCTL一起使用
                    P1OUT ^= BIT0;
                    __delay_cycles(12500);//延时10hz
                    }
                else{
                    BCSCTL3 |= LFXT1S_2;  // 确定VLOC
                    BCSCTL2 |= SELM_3 + DIVM_3;  // 选择 LFXT1CLK或者VLOCLK，8分频
                    P1OUT ^= BIT0;
                    __delay_cycles(1500);//延时1hz
                    }
 
   }
}