某硅谷芯片公司在华招聘,工作地点上海;需要模拟信号工程师,模拟信号技术负责人...
[复制链接]
某硅谷芯片公司在华招聘,目前已经拿到知名投资公司4000多万美金投资;
目前准备在上海,杭州,苏州建立三个研发中心,同时公司大部分员工都是
美国MIT的教授或者学生,所以研发背景很强
目前招聘如下岗位
1.
主任模拟/混合信号工程师*1
Principle Analog/Mixed Signals Engineer
职位描述 Job Description
|
工作职责 What he/she will do at LT?
|
CN
- 负责与系统架构师/直属经理协商制定模拟/混合信号(AMS) IP (TIA, DAC/ADC, bandgap, LDO)规格;
- 负责AMS IP的具体架构选择和设计;
- 分配各模块给组员,并与团队共同完成设计;
- 与版图团队合作,协调版图团队和设计师的沟通;
- 协调AMS IP的文档建立以及在SOC上的集成;
- 与封装/PCB/数字团队协调设计测试计划。
EN
|
职位要求 Preferred Qualifications
|
CN
- 8年以上业界经验的模拟/混合电路设计工程师
- 精通高速模拟电路工作原理,设计技巧及关键参数,包括但不限于TIA, DAC/ADC, BANDGAP, LDO, OPAMP, COMPARATOR, SERDES, PLL, DLL;
- 熟悉深亚微米CMOS工艺,具备多次成功流片经验,具备完整的产品经验;
- 熟悉IC设计开发流程,熟练使用常用的EDA开发工具; 熟练使用常用的测试仪器(示波器、频谱仪、网络分析仪等);
- 具备独立解决问题的能力,良好的沟通能力和合作态度。
EN
|
2.
模拟/混合信号工程师*2
Analog/Mixed Signals Engineer
职位描述 Job Description
|
工作职责 What he/she will do at LT?
|
CN
- 协助直属经理制定模拟/混合信号(AMS) IP (TIA, DAC/ADC, bandgap, LDO)规格;
- 协助AMS IP的具体架构选择和设计;
- 独立承担相应模块,与团队共同合作完成设计;
- 与版图团队合作,协调版图团队和设计师的沟通;
- 协调AMS IP的文档建立以及在SOC上的集成;
- 与封装/PCB/数字团队协调设计测试计划。
|
职位要求 Preferred Qualifications
|
CN
- 2年以上业界经验的模拟/混合电路设计工程师
- 精通高速模拟电路工作原理,设计技巧及关键参数,包括但不限于TIA, DAC/ADC, BANDGAP, LDO, OPAMP, COMPARATOR;
- 熟悉深亚微米CMOS工艺,具备多次成功流片经验,具备完整的产品经验;
- 熟悉IC设计开发流程,熟练使用常用的EDA开发工具; 熟练使用常用的测试仪器(示波器、频谱仪、网络分析仪等);
- 具备独立解决问题的能力,良好的沟通能力和合作态度。
|
3.高级版图工程师
职位描述 Job Description
|
工作职责 What he/she will do at LT?
|
EN
- Senior layout designer to work with analog design engineers to perform layout for high speed, high performance analog/mixed signal circuits (TIA, DAC/ADC, etc.) at the block and full chip level in advanced Foundry CMOS process
- Work closely with design lead and physical designers for top level floor planning and integration of analog IPs with the SOC system
- Establish the layout procedures and best practices within the company while helping to build up the layout team
|
职位要求 Preferred Qualifications
|
EN
- 5+ years’ experience in high performance analog layout in advanced CMOS process (28nm or smaller geometry CMOS, deep metal stack, high frequency design >1 GHz)
- Experience with layout of high-performance analog IP blocks such as TIA, DAC/ADC, etc. highly desired
- Thorough knowledge with industry standard EDA tools such as Cadence Virtuoso; extensive experience with DRC, LVS tools and debug verification process
- Experience with floor planning, block level routing and top level chip assembly
- Knowledge of high performance analog layout techniques such as common centroid layout, shielding, use of dummy devices
- Experienced in robust power/signal routing and EM analysis
- Strong communicator, works well independently and in team situations
- Experience in working with distributed design teams a plus
|
公司待遇:基本工资*16+期权
福利:五险一金,午餐等
另外作为研发人员每年都有机会公派到美国半年去学习交流,公司整体是技术氛围,
初级研发有MIT Fellow直接可以来带领,一开始就有机会学习良好的技术理论;
加入的话,可以发送简历到John.zhou@talent-sea.cn(注明:来自电子网)
或者微信:zoopu2013
|