|
用过并口的朋友,兄弟遇到一个奇怪的问题,大家帮我看看把
[复制链接]
我用并口模拟spi口,向设备发送命令。用的时winio这个动态库,2模拟scld ,4脚是si 15脚是so
模拟的时候,sclk si都没有问题,在作写操作的时候没有问题,就是说,pc通过si发送数据到设备,没有问题呢,但是读取的时候确有问题,问题很诡异
1。pc 自发自收没问题,就是si 和so 对接,这个接收的数据很正确
2。pc 的so和设备不连,就是端口so和设备,通过si写命令以后,用示波器测so的输出,没有问题
3.pc的si和设备一连,读就不正常了。现象很奇特,就是当接受到第一个高电平以后,波形就下不来了,一直是高。
这个大概是什么原因呢?
|
|