28335 时钟、外设及寄存器配置

Jacktang

28335 时钟、外设及寄存器配置 [复制链接]

1.时钟产生过程

外部时钟或者外部晶振给F28335提供时钟源OSCCLK，使能F28335片上PLL电路，PLL电路对时钟源信号进行倍频，产生时钟CLKIN，CLKIN通过CPU产生时钟SYSCLKOUT，SYSCLKOUT经过分频可以产生低速时钟LOSPCLK和高速时钟HISPCLK，最后OSCCLK、CLKIN、SYSCLKOUT、LOSPCLK和HISPCLK给各个模块提供时钟。

2. 片上外设按输入时钟分组

（1）OSCCLK组：看门狗电路
（2）CLKIN组：CPU
（3）SYSOUTCLK组：PWM、eCAP、eQEP、CPU Timer
（4）低速组(LOSPCLK)：I2C、SCI，SPI，McBSP
（5）高速组(HISPCLK)：ADC
（6）直接2分频给eCAN

3.配置SYSCLK

分频寄存器的 位分配参考《手把手教你学DSP28335》54-56页

4.配置高速、低速时钟