再问一个问题,就是对波形的分析,我做了关于三态门的实现,
程序如下:
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY triout IS
PORT(datain:IN std_logic;
dataout:OUT std_logic;
outen:IN std_logic);
END triout;
ARCHITECTURE behv OF triout IS
BEGIN
PROCESS(outen)
BEGIN
IF outen='0' THEN
dataout<='Z';
ELSE
dataout<=datain;
END IF;
END PROCESS;
END behv;
可得到如下波形,