登录注册
论坛
一粒金砂(初级)
1
0
哪位朋友有用vhdl设计锁相环频率综合器然后用cpld实现的啊,找了很多资料大多都是采用传统数字锁相环的设计方法(异或门+看计数器+脉冲+分频)哪位朋友有别的方法,交流一下
扫一扫,分享给好友
78
非常棒,讲的太高了,价值非常高,收获很多啊
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »