登录注册
论坛
一粒金砂(初级)
1
0
扫一扫,分享给好友
2
引用 1 楼 sherlock_lai 的回复: 你说的是FPGA综合布局布线后最终生成要下载到FPGA内去运行的BIT文件。 开发语言? 你指VHDL? VERILOG?
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »