登录注册
论坛
纯净的硅(中级)
775
0
如图,1通道为电流采样波形,2通道为整流桥后波形,3通道为对应电感电流波形,4通道为MOS管VGS波形;VINAC,Vsense引脚电阻分压均按TI的1.5kWDEMO板配置,求用过该芯片的大神帮忙分析下导致高压输入条件下驱动丢失可能原因,感谢
扫一扫,分享给好友
补充波形
高压输入波形畸变.PNG (21.01 KB, 下载次数: 0)
下载附件 保存到相册
2020-4-15 09:36 上传
有大佬了解嘛
版主
2万
340
电压到260VAC已经接近该芯片宽电压位置,负载是什么情况,估计功率有点受限了
检查占空比是否符合预期
还有电感要用铁硅铝磁环绕制最好
可以参考一下
image-20200416152008-1.png (298.62 KB, 下载次数: 0) 下载附件 保存到相册 2020-4-16 15:20 上传
image-20200416152008-1.png (298.62 KB, 下载次数: 0)
2020-4-16 15:20 上传
查看详情
qwqwqw2088 发表于 2020-4-16 15:11 电压到260VAC已经接近该芯片宽电压位置,负载是什么情况,估计功率有点受限了 检查占空比是否符合预期 ...
在260VAC输入情况下,加750W负载电流波形顶端已经出现凹坑且凹坑处驱动波形丢失。输入电压下降后波形逐渐恢复正常,到234VAC输入时完全恢复正常。220VAC条件下逐渐增加负载到5600W以上也会出现类似驱动丢失情况。
顶一顶
顶顶顶顶顶
一粒金砂(初级)
10
有没有ZCD检测脚,调整一下这个脚的电阻
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »