电子工程世界-论坛»论坛 › 电子技术交流 › FPGA/CPLD › Altera SoC › 【工程源码】Verilog语言例程《王金明：《Verilog HDL ...

阅 2379|回 0

230 帖子	2 TA的资源

纯净的硅（初级）

楼主

发表于2020-2-28 20:20 只看该作者

【工程源码】Verilog语言例程《王金明：《Verilog HDL 程序设计教程》》 [复制链接]

https://bbs.eeworld.com.cn/forum.php?mod=attachment&aid=NDYxNDI5fGY1YzQwMDY5ZTM1YzdhMDk4NmY4YmExZTdkODkzMzI4fDE3MzIyOTAwODY%3D&request=yes&_f=.rar

verilog, FPGA

此帖出自Altera SoC论坛

点赞关注

返回列表发新帖回复

活动更多>>

开源项目更多>>

随便看看

【设计工具】王金明：《Verilog HDL程序设计教程》及相关源码
王金明：《Verilog HDL 程序设计教程》
王金明：《VerilogHDL程序设计教程》
江湖救急！新买的充电宝就嘎嘣脆啦！
江湖救急江湖救急！新买的充电宝，是5V2A的输入，多口输出。然后我家那位，把typeC输出当成输入插到充电头里给充电宝充电了。然后过了好久，发现电量一直保持在68%没变，他又尝试用充电宝给手机充电，结果看到电量从68%速度的掉到54%，然后更快的变成0%。。。 ...
一个网口电路问题请教？
[X-NUCLEO-53L4A3 TOF评估板]4.不同目标简单精度测试对比
IAR编译报错，求大佬看下
【问TI】bq77910控制芯片的激活问题
求cc2430简单应用例图
PB编译中，在sysgen过程中无法复制文件的问题
4位数码管计数器经典例程

查找数据手册?

EEWorld Datasheet 技术支持

相关文章更多>>

“跨芯片”量子纠缠实现有助建构更强大的量子计算能力
IBM公司科学家实现了“跨芯片”量子纠缠——使两块“鹰”（Eagle）量子芯片成功纠缠在一起。每块量子芯片拥有127个量子比特，两块芯片共同完成了需要142个量子比特才能完成的计算任务。目前，单块芯
超声波贴片可持续无创监测血压
美国加州大学圣迭戈分校研究团队开发出一款创新性的可穿戴超声波贴片，可持续无创监测血压。这款设备首次在超过100位患者身上完成了严格的临床测试，标志着该领域的一个重要进展。相关研究发表于20日的《自然
欧洲三大芯片巨头，重新审视供应链
在上周刚刚举办的Electronica 2024 CEO圆桌论坛上，英飞凌，恩智浦以及意法半导体三家芯片巨头CEO齐亮相，三家CEO集体表达了对中美关系的担忧，同时三位也有一个共识，即中国在全球半导
消息称铠侠最快明天获上市批准，市值有望达 7500 亿日元
美国政府敲定对格芯 15 亿美元《CHIPS》法案补贴，支持后者提升在美产能
SK 海力士宣布量产全球最高的 321 层 1Tb TLC 4D NAND 闪存，计划 2025 上半年对外出货
UWB上车新花样，无线BMS也能用它？
填补国内空白！中国移动、华为等联合发布首颗GSE DPU芯片
三星电子 NRD-K 半导体研发综合体进机，将导入 ASML High NA EUV 光刻设备
苹果揭秘自研芯片成功原因：竞争对手没法用最新尖端技术

新帖速递

关闭

站长推荐

1/10

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版

用户热搜：

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

快速回复返回顶部返回列表