2623|0

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

请教关于 VIP 的问题 [复制链接]

现有几个altera VIP的问题想向各位大侠请教,谢谢!

模块目的:视频转换(主要是指显示大小的转换)

所用到的VIP:(芯片adv7180)--> clocked_video_in --> scaler  --> clocked_video_out --> (芯片adv7123)

问题:如上面所示,我没有用到nios dsp(主要是最开始,想要实现一个可用的,今后会用到)
(1)对于clocked_video_in 模块,除了8根data线,还需要datavalid和locked线,而芯片adv7180只提供8bit的data线。
我查了些资料,说datavalid直接接高即可,而locked没有这样的说法,但我觉得应该也是这样处理。
(2)由于clocked_video_out模块需要接到芯片adv7123,该芯片给出的数据接口是10bits。
由于我在例化scaler模块时,不能分别将输入输出指定宽度,造成clocked_video_in 模块和clocked_video_out模块宽度不一致,所以不能生成。

请问,我该怎么解决,请各位不吝赐教,在此先行谢过!
此帖出自FPGA/CPLD论坛
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表