【工程源码】基于FPGA的二人抢答器

小梅哥

【工程源码】基于FPGA的二人抢答器 [复制链接]

 

功能：两位选手参加比赛，每人有10秒时间，十秒时间内无人抢答，则发出警告声响，持续三秒
          其中一个人按键抢答后，数码管显示对应人的号码，并同时发出3s的声音。
         一人抢答后，不允许另一个人抢答
实现平台：AC620开发板，quartus13.0，verilog

 

 

https://bbs.eeworld.com.cn/forum.php?mod=attachment&aid=NDU5NTIzfDQxMjRiYzRmMzNhMjRlNjQ2YmNhMjNhYmQ0ZWZlZGEyfDE3MzIxOTY5NTE%3D&request=yes&_f=.rar

led2015

额， 原来是自动下载的