DSP—F28335系统资源

Aguilera

DSP—F28335系统资源 [复制链接]

在完成了TI公司的MSP430F169单片机的学习后，在此基础上再提升一个台阶，入门DSP。本人所用的是零零电子公司的F28335系统开发板，开发平台是CCS8.1。

 

1.DSP的主要特点：
（1）数字信号处理的特点
数字信号处理把许多经典的理论体系作为自己的基础，同时又使自己成为许多新兴学科与技术的理论基础。
数字信号处理的实现方法：
[1]通过PC上编程实现；（缺点：实时性差，处理速度不够实时，不够快，信号采集和处理范围受通用计算器性能的限制，
一般用于数字信号处理算法的模拟和仿真。）
[2]用通用计算机上加专用的加速处理电路；
[3]用通用微处理器或单片机实现；（该方法能够实现的算法复杂度、数据处理的速度与精度收到处理器与单片机的处理能
力的限制）
[4]通用可编程DSP芯片实现。
输入为模拟信号，预处理（放大、衰减等）后A/D转换，DSP处理后，D/A转换，输出
输入为数字信号、脉冲、开关信号，不需要A/D转换
（2）DSP的特点
[1]专用的硬件乘法器
在DSP芯片中，有专门的硬件乘法器，使得一次或者两次乘法运算可以在一个单指令周期中完成，大大提高了运算速度。
[2]哈佛结构及改进的哈佛结构（哈佛结构：将程序和数据存储在不同的存储空间中）
TMS320系列：1.允许数据存放在程序存储器中，并被算数运算指令直接使用；2.指令存储在高速缓冲器中，当执行此指
令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。
[3]指令系统的流水线结构
[4]片内外两级存储结构
[5]特殊的DSP指令
[6]快速指令周期
[7]多机并行运行特性
[8]低功耗
[9]高的运算精度
[10]DSP内核，可编程

 

二、TMS320F28335芯片资源
1.F28335内核主要特点
[1]TMS320F28335型号的处理器主要资源：
a.32位浮点DSP，主频是150MHz。
b.片上存储器：（FLASH、OPT ROM受口令保护，可以保护用户程序）
FLASH:256K*64位；
SRAM：34K*16位；
M0、M1：大小均为1K*16位；
L0~L7：大小均为4K*16位。
BOOT ROM：8K*16位；
OPT ROM：2K*16位。
c.片上外设：
PWM：18路；
HRPWM：6路； 高精度PWM
CAP：6路；
QEP：2通道；
ADC：2*8通道，12位，80ns转换时间，0-3V输入量程；
SCI：3通道；
MCBPS：2通道；
CAN：2通道；
SPI：1通道；
I2C：1通道；
外部存储器扩展接口：XINTF；
通用输入/输出I/O：88；
看门狗电路。

[2]主要特点：
a.F28335的CPU时钟电路可以有两种提供方式，一种是在XCLKIN引脚提供一定频率的时钟信号；另一种是在X1和X2两个引脚
间连接一个晶体，配合内部震荡电路，产生时钟源。
CPU核接受的时钟最高频率可以达到150MHz；CPU内核指令周期为6.67ns；内核电压为1.9V，I/O口引脚电压为3.3V。
b.F28335为哈佛结构的DSP，在逻辑上有4M*16位的程序空间和4M*16位的数据空间，物理上将程序空间和数据空间统一成一
个4M*16位的空间。 
c.6组互补对称的脉宽调制PWM，每组中包含两路PWM，分别为PWMxA和PWMxB。
每一组中都有7个单元：
时基模块TB；
计数比较模块CC；
动作模块AQ；
死区产生模块DB；
PWM斩波模块PC；
错误联防模块TZ；
事件触发模块ET。
d.6组增强型捕获单元CAP，CAP模块应用定时器实现事件捕获功能，主要应用在速度测量、脉冲序列周期等方面。
每一路CAP还可以通过软件设置为APWM（32位），这样APWM可以产生更低频率的PWM。
e.2组增强型正交编码单元QEP。
正交编码脉冲是两个频率变化且正交（相位相差90度）的脉冲，当它由电机轴上的光电编码器产生时，电机的旋转方向可通
过检测两个脉冲序列中的哪一列先到达来确定，角位置和转速可由脉冲频率（即齿脉冲或圈脉冲）来确定。
f.一个12位A/D转换器，其前端为2个8选1多路切换器和2路同时采样/保持器，构成16个模拟输入通道，通道切换由硬件自动控
制，转换结果顺序存入16个结果寄存器中。
g.3组SCI异步串口
h.2个多通道缓冲型同步串口McBSP
I.2个增强型CAN总线控制器，符合CAN2.0B协议
J.1通道的SPI接口
k.一个I2C同步串口
L.外部存储器接口包括：20位地址线；
16（最大32）位数据线；
3个片选控制线及读/写控制线。
m.88个通用I/O口
n.6通道的DMA处理器