【FPGA 技术】约束的作用

eeleader

【FPGA 技术】约束的作用 [复制链接]

提高设计的工作频率

    

通过附加约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布线延时，从而提高工作频率

 

 获得正确的时序分析报告

 

FPGA设计平台包含静态时序分析工具，可以获得映射或布局布线后的时序分析报告，从而对设计的性能做出评估。

静态时序分析工具以约束作为判断时序是否满足设计要求的标准

 

 

指定FPGA引脚位置与电气标准

 

 

FPGA的可编程特性使电路板设计加工和FPGA设计可以同时进行，而不必等FPGA引脚位置完全确定，从而节省了系统开发时间。

通过约束还可以指定I/O引脚所支持的接口标准和其他电气特性。