4颗16bit的DDR3能否用6层PCB设计出来？

elec32156 · 发表于2019-10-23 15:57

4颗16bit的DDR3能否用6层PCB设计出来？ [复制链接]

请问下，如果4*16bit的DDR3，正反贴布局，用6层PCB设计，合理的叠构应该是什么样的，6层是否有什么风险？谢谢。

cruelfox · 发表于2019-10-23 16:56

据说有智能电视的板子用两层板，DDR3. 6层更不是问题。

qwqwqw2088 · 发表于2019-10-23 17:24

6层DDR3没风险

前提是设计正确合理，4层以上没有风险

elec32156 · 发表于2019-10-23 20:39

qwqwqw2088 发表于 2019-10-23 17:24 6层DDR3没风险前提是设计正确合理，4层以上没有风险

叠层方面，6层合理的设置是怎样的？4颗双面对贴，数据有8Byte，线比较多，TOP--GND--SIGNAL--SIGNAL--POWER--BOT，这样合理吗？

led2015 · 发表于2019-10-23 21:45

6层的可用空间可大了；慢慢用

qwqwqw2088 · 发表于2019-10-24 08:57

elec32156 发表于 2019-10-23 20:39 叠层方面，6层合理的设置是怎样的？4颗双面对贴，数据有8Byte，线比较多，TOP--GND--SIGNAL--SIGNAL--POW ...

6层板，最好是2层地

地层靠近器件层，PCB布线时相对容易点，容易把顶层和地层元器件的地网络引脚，用导线引出，接过孔连到相应地网络即可，这样对PCB板厂来说，考虑制作成本，尽量少用盲孔、埋孔，，，，

因为盲孔、埋孔工艺复杂，出错率高

qwqwqw2088 · 发表于2019-10-24 09:00

仅仅是建议，设置3层信号层，3层电源层，其中GND为2、5两层，根据情况可3、4中间层为Power和中间信号层。

若中间信号层走线较少，可适当在中间信号层适当进行敷铜，，

elec32156 · 发表于2019-10-26 19:34

qwqwqw2088 发表于 2019-10-24 09:00 仅仅是建议，设置3层信号层，3层电源层，其中GND为2、5两层，根据情况可3、4中间层为Power和中间信号层。 ...

一开始也是准备将2/5层做GND，做的通孔板，主要是双面对贴的DDR，数据/地址等走线较多，占据了4层，DDR投影区域都铺的较满，这样一来，就没有电源平面层了，