6311|1

269

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

QII全编译出现的警告 [复制链接]

写好代码后,综合与分析都通过了,o errors, 0 warning。 然后 full compilation, 出现了两个critical warning:

1) 找不到.sdc文件。 这个文件要怎么创建啊? 是不是在full comilation之前还需要做某些步骤?

2) 我的系统中例化了一个PLL, 命名为: PLL20M, 出现的警告是:

       Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the 

                                  derive_clock_uncertainty command.

              Critical Warning: From PLL20M:U2|altpll:altpll_component|PLL20M_altpll:auto_generated|wire_pll1_clk[0] (Rise) to 

                                        PLL20M:U2|altpll:altpll_component|PLL20M_altpll:auto_generated|wire_pll1_clk[0]  (Rise) (setup and hold)

     这是什么原因啊?

 

先谢谢了!

此帖出自FPGA/CPLD论坛

最新回复

意思就是你的PLL没有指定时钟输入管脚,请检查的程序管脚指定!  详情 回复 发表于 2010-7-6 11:21
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 
意思就是你的PLL没有指定时钟输入管脚,请检查的程序管脚指定!
此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表