社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 1269|回 0
fish001

3836

帖子

19

TA的资源

纯净的硅（中级）
楼主
发表于2019-10-11 22:15 只看该作者
 

MSP430的FLL——锁频环 [复制链接]

FLL——锁频环


计算公式：fDCOCLK ÷[D × (N + 1) ] = fFLLREFCLK ÷ n
【注释】：
D：FLLD，默认为2
N：FLLN，默认为31
n：FLLREFDIV， 默认为1
fFLLREFCLK ：FLL的参考时钟，默认为XT1CLK（32768Hz）
所以fDCOCLK 默认为2097152Hz，fDCOCLKDIV默认为1048576Hz

 
点赞 关注
TI MCU论坛  TI MSP430论坛  MSP430技术讨论
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表