请问，图中I2C SCL 所接的4.7K的电阻是如何计算出来的，SCL所接的端口内阻如何确定

EEW2018

请问，图中I2C SCL 所接的4.7K的电阻是如何计算出来的，SCL所接的端口内阻如何确定 [复制链接]

请问，图中I2C SCL 所接的4.7K的电阻是如何计算出来的，SCL所接的端口内阻如何确定，4.7K电阻和SCL所接端口的内阻是如何分压5V的，谢谢大家。

 

 

chunyang

既然说是“图中”，那图呢？

whuer

要求 不高，一般那两个上拉电阻3.3k到10k都可以，随便取

qwqwqw2088

I2C总线有它的协议规则，可以随便找的的

qwqwqw2088

参考一下

I2C总线上拉电阻阻值你是如何选择？.pdf (238.27 KB, 下载次数: 24)

2019-9-27 08:29 上传

点击文件名下载附件

EEW2018

chunyang 发表于 2019-9-26 23:59 既然说是“图中”，那图呢？

昨晚在家传图传了7遍，都提示图片非法，图片几百K，格式 JPG, 不知道怎么回事，

 

现在只能换一下传了，现在这个接SCL的电阻是10K

chunyang

此为静态偏置电阻，端口内部为典型CMOS输入，阻抗很高，偏置电阻只要使端口无输入时的静态值满足逻辑0或逻辑1的门限即可。对于图中器件，静态逻辑为1，所以采用上拉。实际应用中，偏置电阻的选择要兼顾考虑前级输出能力和抗干扰能力以及功耗间的平衡。取值越小，则抗干扰能力愈强，但对前级输出能力的要求更高，功耗也会因此更大，兼顾考虑的结果，一般取值数K至数十K欧，以系统内电阻规格的统一为优先。