登录注册
论坛
五彩晶圆(高级)
6892
0
CYCLONE II FPGA的PLL_outN与PLL_OUTP哪个可以作为输出时钟供外部器件直接使用?
个人理解,FPGA输出的差分PLL时钟,而不是可用单端时钟。如果要用单端时钟,怎么搞,
大虾,有知道的,请不辞指教!
扫一扫,分享给好友
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »