如何降低开关电源的EMI

伟林电源

如何降低开关电源的EMI [复制链接]

 

开关电源的功率MOSFET安装在电路板上，由于电路板上MOSFET走线和环路存在杂散电容和寄生电感，开关频率越高，这些杂散电容和寄生电感更加不能够忽略。

由于MOSFET上的电压和电流在开关时会快速变化，快速变化的电压和电流与这些杂散电容和寄生电感相互作用，会导致电压和电流出现尖峰，使输出噪声明显增加，影响系统EMI特性。

伟林电源

由1-1和1-2式可知，寄生电感和di/dt形成电压尖峰，寄生电容和dv/dt形成电流尖峰。这些快速变化的电流和关联的谐波在其他地方产生耦合的噪声电压，因此影响到开关电源EMI特性

伟林电源

下面以反激式开关拓扑为例，对降低MOSFET的dv/dt和di/dt措施进行介绍。 

 MOSFET噪声源

 

伟林电源

降低MOSFET的dv/dt

图2 MOSFET等效电路

伟林电源

我们关注的是MOSFET特性以及影响这些特性的寄生效应：

1-3中，Rg和Cgd越大，dv/dt越低。1-4中，Coss越低，dv/dt越高。在MOSFET选型中，MOSFET的Coss、Ciss、Crss参数特性，影响开关尖峰大小。

伟林电源

从上述分析中可知，我们可以通过提高MOSFET寄生电容Cgd、Cgs、Cds和增大驱动电阻值Rg来降低dv/dt。

伟林电源

降低MOSFET的dv/dt措施

 

伟林电源

可以采取以下有效措施：
较高的Cds可以降低dv/dt并降低Vds过冲；但是较高的Cds会影响转换器的效率。可以使用具有较低击穿电压和低导通电阻的MOSFET（这类MOSFET的Cds也较小）。但是如果考虑噪声辐射，则需要使用较大的谐振电容(Cds)。因此提高Cds则需要权衡EMI和效率两者的关系；

伟林电源

较高的Cgd实质上增加了MOSFET在米勒平台的持续时间，可以降低dv/dt。但这会导致增加开关损耗，从而降低MOSFET效率并且会提高其温升。提高Cgd，需要驱动电流也会大幅增加，驱动器可能会因瞬间电流过大而烧毁；建议不要轻易添加Cgd；  在栅极处添加外部Cgs电容，但很少使用此方法，因为增加栅极电阻Rg相对更简单。效果是相同的。 

伟林电源

MOSFET内部寄生参数（Cgd和Cds）较低时，就可能有必要使用外部Cgd和Cds来降低dv/dt。外部电容的范围为几pF到100pF，这为设计人员提供这些寄生电容的固定值进行参考设计

伟林电源

降低MOSFET的di/dt措施

伟林电源

MOSFET驱动阶段中存在的各个di/dt部分产生两种效果：
G极、D极、S极处的杂散电感引起的噪声电压；                
初级大环路的噪声电压。

伟林电源

可通过下面措施进行改进：
1、增加高频电容减小环路面积
我们可以采取措施减小高频电位跳变点的PCB环路面积。增加高频高压直流电容C_IP是减少PCB环路面积和分离高频和低频两个部分回路有效措施

伟林电源

2、合理增加磁珠抑制高频电流
为了额外降低di/dt，可以在电路中增加已知的电感，以抑制高频段的电流尖峰和振荡。已知的电感与杂散电感串联，所以总电感值在设计者已知的电感范围内。铁氧体磁珠就是很好的高频电流抑制器，它在预期频率范围内变为电阻，并以热的形式消散噪声能量。

qwqwqw2088

伟林电源 发表于 2019-9-22 01:17 降低MOSFET的dv/dt 图2 MOSFET等效电路

图2，1-1和1-2式

在哪里

qwqwqw2088

增大栅极的驱动电阻来降低EMI，，，
因为驱动大了，MOS管开关就有点力不从心了，有牺牲开关效率意味，
太小开关速度快，影响EMI，需要根据不同场合
当然也还有和MOS管内部寄生电容Cgd，还有Cds有关系

PowerAnts

PowerAnts

新鲜出炉，老化中。我就不明白，尖峰有啥难的

伟林电源

qwqwqw2088 发表于 2019-9-22 20:54 增大栅极的驱动电阻来降低EMI，，， 因为驱动大了，MOS管开关就有点力不从心了，有牺牲开关效率意味， 太 ...

应该是适当的增大。

伟林电源

qwqwqw2088 发表于 2019-9-22 20:52 图2，1-1和1-2式 在哪里

这个网站贴图有点问题，怎么图跑到14楼去了。