登录注册
论坛
五彩晶圆(高级)
6892
0
请问一下 假如vhdl写一个用偶数个非门进行短暂的延时 然后输出 为了防止综合优化该模块,可在模块中加综合约束 注释部分的语句是什么呢?我知道verilog中可以用/*synthesis attribute keep a true*/ 但是在VHDL中呢?是什么语句呀?
大牛,请知道的不辞指教!
扫一扫,分享给好友
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »