测试系统中的复位等待

eeleader

测试系统中的复位等待 [复制链接]

在verilog中模块都是全局的,所以可以直接在模块外使用内部的寄存器,下面的task中实现测试系统中的复位等待   
// purpose: procedure to wait until the root port is done being reset
   task req_intf_wait_reset_end;

      begin
         while (bfm_req_intf_common.reset_in_progress == 1'b1)
         begin
            #NUM_PS_TO_WAIT;
         end
      end
   endtask