2975|0

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

利用FPGA 对外部芯片进行直通连线遇到的问题 [复制链接]

背景介绍:
       硬件架构FPGA+DSP ,   DSP的管脚信号wen,rdn,cs 通过FPGA IO 连接到外部RAM 中,这样做的目的考虑到FPGA可以访问DSP,或者设计为DSP也可以访问外部RAM,硬件设计兼容,不用修改硬件。

调试时遇到的问题:用VHDL 进行对FPGA编程时,程序如下:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY  FD  IS
             (
                 CLK :  IN  STD_LOGIC;
                 RST :  IN  STD_LOGIC;
                wen,rdn,cs : IN STD_LOGIC;
                RAM_WEN, RAM_RDN, RAM_CS: OUT STD_LOGIC
               );
END FD;

ARCHITECTURE ARCH_FD OF FD IS
BGEIN

    RAM_WEN<=WEN;
    RAM_RDN<=RDN;
   RAM_CS<=CS;
END ARCH_FD;

结果: 这三个管脚并 RAM_WEN, RAM_RDN, RAM_CS没有得到与dsp_wen, dsp_cs, dsp_rdn管脚相同的信号,而是全高电平.

不知道啥原因?

最后我用原理图进行修改,改为在原理图连线方式,居然可以。
哇塞 ,  居然没问题, 二者有何区别,俺百思不求其解!
此帖出自FPGA/CPLD论坛
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表