3099|1

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

关于非时钟引脚总是在pin planner里出现的问题 [复制链接]

现象:
      计数分频的方式产生了一个时钟ld1_clk,然后对原时钟clk_24和分频时钟ld1_clk都进行了时钟约束,但是并没有将ld1_clk作为output,奇怪的是,编译完后pin planner里就出现了ld1_clk,手动删掉了之后,再编译还是会出现


解决问题办法:
              在添加 node or bus 时看看node finder里filter选项。在那里选好你想要添加的管脚类型
此帖出自FPGA/CPLD论坛

最新回复

你在添加 node or bus 时看看node finder里filter选项。 在那里选好你想要添加的管脚类型  详情 回复 发表于 2010-6-8 10:34
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报

265

帖子

0

TA的资源

一粒金砂(高级)

沙发
 
你在添加 node or bus 时看看node finder里filter选项。
在那里选好你想要添加的管脚类型
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表