5746|4

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

ddr2 high performance IP 出错 [复制链接]

做一个项目,要用到DDR2这个IP CORE,在SOPC中,可以顺利的生成SOPC系统,但就是在Q2的整个工程的编译中出现下面的错误,还望大伙儿能帮忙看一下,支个招。。。。,小弟谢过。。。。。
Error: Output port DATAOUT of DDIO_OUT primitive "ts_ethernet_bridge:u_bridge|sopc_system:u_sopc|altmemddr_0:the_altmemddr_0|altmemddr_0_controller_phy:altmemddr_0_controller_phy_inst|altmemddr_0_phy:alt_mem_phy_inst|altmemddr_0_phy_alt_mem_phy:altmemddr_0_phy_alt_mem_phy_inst|altmemddr_0_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_cmg:auto_generated|ddio_outa[0]" must drive input port I of an I/O OBUF primitive
此帖出自FPGA/CPLD论坛

最新回复

当时时由于IP的引脚定义错了,把一个引脚的输入 连接到输出  详情 回复 发表于 2016-7-19 13:16
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报

190

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
输出端口没有驱动IO OBUF 端口
此帖出自FPGA/CPLD论坛
 
 

回复

27

帖子

1

TA的资源

一粒金砂(中级)

板凳
 
请问楼主,这个问题是怎么解决的,我现在也遇到这个问题了
此帖出自FPGA/CPLD论坛

点评

单独发帖,详细描述你的问题吧  详情 回复 发表于 2016-2-16 09:16
 
 
 

回复

2万

帖子

74

TA的资源

管理员

4
 
yhsy1002 发表于 2016-2-15 12:54
请问楼主,这个问题是怎么解决的,我现在也遇到这个问题了

单独发帖,详细描述你的问题吧
此帖出自FPGA/CPLD论坛
加EE小助手好友,
入技术交流群
EE服务号
精彩活动e手掌握
EE订阅号
热门资讯e网打尽
聚焦汽车电子软硬件开发
认真关注技术本身
个人签名

加油!在电子行业默默贡献自己的力量!:)

 
 
 

回复

27

帖子

1

TA的资源

一粒金砂(中级)

5
 
soso 发表于 2016-2-16 09:16
单独发帖,详细描述你的问题吧

当时时由于IP的引脚定义错了,把一个引脚的输入 连接到输出
此帖出自FPGA/CPLD论坛

赞赏

1

查看全部赞赏

 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表