5084|5

340

帖子

0

TA的资源

纯净的硅(初级)

楼主
 

关于IS61lv25616 [复制链接]


read时序


write时序


怎么看懂这个时序
此帖出自FPGA/CPLD论坛

最新回复

这是初学者常遇到的问题。 可以简单这样读这个写时序。如果用状态机来描述的话。     1.  第一部让片选有效,其他输入信号无效;     2.  输出有效地址和有效数据,确保地址和数据的保持时间     3.  产生一个写脉冲,在写脉冲的上升沿数据写入。  详情 回复 发表于 2011-5-24 15:04
点赞 关注
 

回复
举报

340

帖子

0

TA的资源

纯净的硅(初级)

沙发
 
怎么看懂这个时序
此帖出自FPGA/CPLD论坛
 
 

回复

1908

帖子

7

TA的资源

五彩晶圆(高级)

板凳
 
先弄明白这几个控制管脚是做什么用的,控制关系确定了之后再看数据关系
此帖出自FPGA/CPLD论坛

赞赏

1

查看全部赞赏

 
 
 

回复

732

帖子

0

TA的资源

纯净的硅(高级)

4
 
简单说下读时序 。。。
OE是输出使能
CE是片选
LB、UB看你这片子工作在什么模式,如果是16bit模式,两个同时拉低,可以不用管。
DOUT就是数据输出
读数据的时候,先使地址信号和片选CE信号同时有效;
延迟TAA - TDOE 时间后,使得OE信号有效;
OE信号稳定以后,经过TDOE时间,可以得到有效的输出数据。
一个典型的RAM读时序。
楼主的问题问的太笼统,如果能够更具体些,就更好。。。
此帖出自FPGA/CPLD论坛

赞赏

1

查看全部赞赏

 
 
 

回复

34

帖子

0

TA的资源

一粒金砂(中级)

5
 

学习下,正在写时序

此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

6
 

这是初学者常遇到的问题。

可以简单这样读这个写时序。如果用状态机来描述的话。

    1.  第一部让片选有效,其他输入信号无效;

    2.  输出有效地址和有效数据,确保地址和数据的保持时间

    3.  产生一个写脉冲,在写脉冲的上升沿数据写入。

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表