请教一个异步的问题

eeleader

请教一个异步的问题 [复制链接]

时钟CLKA与CLKB，可否这样操作一个信号（en）：
时钟CLKA下检测到某条件（A）时，将en置为“1”；
然后时钟CLKB检测到en为高后，输出一个时钟宽度的脉冲，并将en拉低，置为“0”？
烦请各位高手告之，这样做可不可以？不可以的话，又是因为什么原因呢？

DSP16

这样做，不能100% 保证成功，这决定两个时钟的关系了

emnqsu

可以吧，感觉就像是en是以CLKA作为基准频率的，而CLKB则以en作为基准频率···

仙猫

1、不是高手。
2、俩异步时钟操作同一变量，怕不行吧，没试过。试想如俩时钟同时到达，变量的操作到底听谁的？
3，如果用CLKA做一乒乓开关，用CLKB检测乒乓开关的跃变沿则应该没问题，但延迟是不可避免的。

qushaobo

这样EN寄存器受两个时钟控制,综合器难通过.
用两个变量实现,一个变量为EN,一个为AN(你就当这个信号是CLKB输出的宽脉冲了,
EN由CLKA控制,但由CLKB双采样, AN由CLKB控制,但由CLKA双采样.