2617|1

1

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

AD转换后的缓存模块 [复制链接]

哪位大虾做过这方面的问题:我10位的并行AD输出,要进行缓存,打算用quartus提供的存储模块,但是我希望能用个双端口的RAM来存,除了将高6位补0进行16位存储外,又没有直接的可10位存储的双端口RAM模块   谢ing
此帖出自FPGA/CPLD论坛

最新回复

我做的一个缓存的是通过添加锁存器作为显示数据缓存器,虽然跟你原意有出入,但还是希望能帮到你  详情 回复 发表于 2010-5-16 15:43
点赞 关注
 

回复
举报

221

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
我做的一个缓存的是通过添加锁存器作为显示数据缓存器,虽然跟你原意有出入,但还是希望能帮到你
此帖出自FPGA/CPLD论坛
个人签名学习
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表