Vllink lite硬件设计资料

le062

Vllink lite硬件设计资料 [复制链接]

使用GD32F350制作的Vllink lite硬件非常简单：

• 一路SPI实现SWD时序
• 两路SPI主从配合实现JTAG时序
• 一路USART实现CDC串口
• 一路USART的RX实现SWO
• USBOTG作为device，与主机通讯。
• 扩展了两颗LED，一个按键
• 利用USB SOF校准内部48M，无需外部晶振
• GD32F350 LQFP48及QFN28二选一设计【注意，暂未构建QFN28版本的程序，不同封装的引脚使用略有不同】
  

-------------------------------------------------
2018年11月5日更新：
支持USB Bulk异步乒乓传输；CDC串口支持模式配置；略微优化SWD；完成SWD稳定性测试；SWD @16M 速度可达400KB/S。
vllink_lite.r2.20181102.zip (813.95 KB, 下载次数: 18)

2018-11-5 05:53 上传

点击文件名下载附件

下载附件后，git pull拉取最新版本，或者直接访问：

链接已隐藏，如需查看请登录或者注册