LPC1343中文数据手册---中文翻译，4.30更新，基础部分翻译完毕

tiankai001

LPC1343中文数据手册---中文翻译，4.30更新，基础部分翻译完毕 [复制链接]

呵呵，我还是喜欢看中文数据手册。

无奈老外们对中国市场不大重视，根本不提供中文手册。（迄今只看到AVR单片机有官方提供的中文数据手册，赞一个）。

 

相信大家伙跟我一样，也有很多人喜欢看中文数据手册。

 

既然没有现成的，只好自己动手来翻译了。

 

这是我试着翻译的，错误肯定是有的，希望大家多多批评指正。

 

这个翻译稿先以帖子形式发布，等翻译完后，在集结成册吧。

 

 

废话少说，言归正传。下面正式开始了：

 

 

LPC1343系列微控制器用户手册V.01.02

翻译参考2010年3月30日发布的V.01.02版本

 

32位ARM Cortex-M3微控制器，最高可达32kB flash、8kB SRAM，带有USB驱动

 

       说明：该手册包含LPC1311/13/42/43 这4种微控制器

 

目录：

1、简介

2、特性

3、应用领域

4、订购信息

4.1   选型表

5、功能框图

6、管脚信息

6.1   管脚

6.2   管脚描述

7、功能描述

7.1   体系结构

7.2   ARM Cortex-M3微控制器

7.3   片内flash程序存储器

7.4   片内SRAM

7.5   存储器映射

7.6   嵌套向量中断控制器（NVIC）

7.6.1   特性

7.6.2   中断源

7.7   IO配置（IOCONFIG）模块

7.8   快速通用并行I/O

7.9   USB接口（只适用于LPC1342/43）

7.9.1   全速USB驱动控制器

7.10   UART

7.11   SSP串行I/O控制器

7.12  I2C总线串行I/O控制器

7.13   10位ADC

7.14   通用定时/计数器

7.15   系统节拍定时器

7.16   看门狗定时器

7.17   时钟和电源控制

7.17.1   集成的振荡器

7.17.1.1   内部RC振荡器

7.17.1.2   系统振荡器

7.17.1.3   看门狗振荡器

7.17.2   系统PLL和USB PLL

7.17.3   时钟输出

7.17.4   唤醒过程

7.17.5   电源控制

7.17.5.1   睡眠模式

7.17.5.2   深度睡眠模式

7.17.5.3   深度掉电模式

7.18   系统控制

7.18.1   复位

7.18.2   低压检测

7.18.3   代码安全CRP

7.18.4   Bootloader

7.18.5   APB接口

7.18.6   AHB Lite

7.18.7   外部中断输入

7.18.8   存储器映射仿真与调试

7.19   仿真与调试

8、额定电压范围

9、静态特性

9.1   BOD静态特性

9.2   功耗

9.3   管脚电气特性

10、动态特性

10.1   flash存储器

10.2   外部时钟

10.3   内部振荡器

10.4   I/O管脚

10.5   I2C总线

10.6   SSP接口

10.7   USB接口（只适用于LPC1342/43）

11、应用信息

11.1   USB接口解决方案的建议（只适用于LPC1342/43）

11.2   晶体输入

11.3   晶振电路布线原则

11.4   标准I/O管脚设置

11.5   复位设置

11.6   ADC应用经验

12、封装

13、缩略语

14、版本历史

15、法律信息

15.1   数据手册情况

15.2   注释

15.3   免责声明

15.4   商标信息

16、联系方式

17、目录

 

 

 

一、简介

LPC1311/13/42/43是基于ARM Cortex-M3的微控制器，可用于高集成度和低功耗的嵌入式应用。ARM Cortex-M3是第二代内核，它提供了增强型系统调试特性和高度块集成。

LPC1311/13/42/43的系统工作频率最高可达72MHz。采用3级流水线执行结构，内核体系采用哈佛体系结构，采用精简指令集。内部采用3种总线结构。ARM Cortex-M3 CPU内部集成了支持随机分支的预取单元。

LPC1311/13/42/43的外设包括：最高可达32kB的flash、8kB的数据存储器SRAM，USB驱动（只有LPC1342/43这两种型号有），一个Fast-mode Plus的I2C接口，一个UART接口，4个通用定时器，最高可达42个通用I/O口引脚。

 

二、特性

l         ARM Cortex-M3处理器，可工作在72MHz。

l         ARM Cortex-M3处理器内置有嵌套向量中断控制器（NVIC）。

l         32kB （LPC1343/13），16kB（ LPC1342），8 kB（ LPC1311）的片内Flash程序存储器。

l         8kB （LPC1343/13），4kB（ LPC1342/11）的静态RAM。

l         通过片内Bootloader软件实现的在应用编程（IAP）和在系统编程（ISP）。

l         可选择的启动方式：UART或USB（USB只在LPC1343上有）。

l         串行接口

带片上PHY驱动（只有LPC1342/43有）的USB2.0全速驱动控制器。

UART：可产生小波特率，带有内部FIFO，支持RS485/EIA485，具有moderm控制。

              SSP控制器，具有FIFO和多协议功能。

I2C总线接口支持全部I2C总线规范和Fast-mode Plus模式，数据速率高达1Mbit/s，具有多地址识别和监控模式。

l         其他外设

多达42个通用I/O（GPIO）引脚，所有引脚均可配置上拉/下拉电阻。

4个通用定时/计数器，共有4个输入捕捉和13个比较匹配输出。

可编程的看门狗定时器。

系统节拍定时器。

l         串行调试和跟踪。

l         I/O引脚可输出20mA大电流。

l         2个I2C总线引脚在Fast-mode Plus模式下具有20mA的高电流吸入能力。

l         集成的PMU（电源管理单元）在睡眠、深度睡眠、深度掉电模式下自动调节内部稳压器，将功耗降至最低。

l         3种节能模式：睡眠、深度睡眠和深度掉电。

l         3.3V单电源供电（电源范围2.0-3.6V）。

l         8路10位ADC，在8个引脚间可实现多路输入复用。

l         GPIO引脚可以实现边沿和电平两种外部中断源。

l         带分频器的时钟输出可以反映主振荡器时钟、IRC时钟、CPU时钟或看门狗时钟。

l         处理器通过一个高达40个功能引脚的专用起始逻辑从深度睡眠模式中唤醒。

l         掉电检测有4个中断阈值和一个强制复位阈值。

l         上电复位（POR,power-on reset）。

l         晶体振荡器的工作范围为1MHz-25MHz。

l         12MHz内部RC振荡器可调节到1%的精度；可以选择用作一个系统时钟。

l         PLL（锁相环）允许CPU无需使用高频晶体而工作在最大CPU速率下。时钟可以由主振荡器、内部RC振荡器或者看门狗振荡器提供。

l         读代码保护（CRP）的多级加密设置。

l         提供48引脚的LQFP封装和33引脚的HVQFN封装。

三、应用

l         电量计

l         照明系统

l         工业网络

l         报警系统

l         家用电器

四、订购信息

4.1   选型表

 

 

（未完待续） 

 

[ 本帖最后由 tiankai001 于 2010-4-30 23:29 编辑 ]

tiankai001

7.18   系统控制

7.18.1   复位

       LPC1311/13/42/43系列微控制器有4个复位源：RESET管脚、看门狗复位、上电复位（POR）以及Brown-Out Detection（BOD）电路。

       RESET管脚是一个施密特触发器输入管脚。芯片复位可以由任意一个复位源引起，只要工作电压达到规定值，就会启动IRC来保持芯片复位状态，直到外部复位无效为止，同时振荡器运行，Flash控制器完成初始化。

       当内部复位移除时，处理器从地址0开始运行，这里是最先从引导模块映射来的复位向量。这时所有处理器和外部寄存器已经初始化，预定值也已设置好了。

7.18.2   Brownout detection（BOD）

       LPC1311/13/42/43系列微控制器设有4个电平值来监控VDD管脚上的电压。当VDD管脚上的电压低于任何一个选定的电压值时，BOD就会向NVIC发出一个中断信号。该信号可以使能一个能引起CPU中断的中断；如果不能，软件就会通过读取专门的状态寄存器来监控该信号，其它电平值还可以用于芯片强制复位的产生。

7.18.3   代码安全（代码度保护—CRP）

       LPC1311/13/42/43系列微控制器的代码安全特性允许用户选择不同的代码安全级别，这样将会导致访问片内flash、串行调试SWD和在系统编程ISP功能的限制。需要的时候，CRP通过编程为特定的样式进入固定的flash空间被调用。在CRP下，在系统编程IAP命令不受影响。

       另外，不用使能CRP（NO_ISP模式），ISP经过PIO0_1进入被禁止。更详细的说明参见LCP13XX用户手册。

       有3级代码保护级别：

l         CRP1禁止通过SWD访问芯片，并且允许适用受限的ISP命令更新部分flash（不包括flash扇区0）。当需要CRP并且flash区域需要更新但是不需要擦除全部扇区时可以使用这种模式。

l         CRP2不允许通过SWD访问芯片，并且只允许使用简化的ISP命令擦除或者更新全部flash区域。

l         RCP3不允许通过SWD或者ISP命令访问芯片。这种模式有效地禁止了ISP绕过PIO0_1管脚，如果flash需要更新，可以经过UART0通过IAP调用或者调用ISP覆盖命令实现。

注意：如果使用了CRP3，工厂检测不能被执行。

7.18.4   Boot loader

       Boot loader控制芯片复位后的初始化操作，并提供对Flash存储器的编程方法。这可以对空片进行初始编程、对事先已编程的芯片进行擦除和再编程，或者是在系统运行时通过系统中的应用程序对Flash存储器进行编程。

       每次芯片上电或复位都会执行Boot loader代码。Boot loader可以执行ISP命令处理程序或用户的应用代码。对于LPC134X，可以通过USB（只适用于windows操作系统）使用MSC驱动来对flash映像进行编程。如果复位后PIO0_1脚为低电平，会被系统认为是外部硬件请求执行ISP命令处理程序或者USB驱动枚举。PIO0_3管教的状态决定是使用UART或者USB接口（只适用于LPC134X）。

7.18.5   APB接口

APB外设位于一个APB总线上。

7.18.6   AHB-Lite

       AHB-Lite连接指令（I-code）和数据（D-code）CPU总线，包括ARM Cortex-M3的flash存储器，主静态ram以及引导ROM区（boot ROM）。

7.18.7   外部中断输入

       所有GPIO管脚都可设置为电平或者边沿触发中断。

7.18.8   存储器映射控制

       Cortex-M3合并机制允许重映射中断向量表在存储器映射中交换位置。这是经过NVIC中的中断向量表移位寄存器来控制的。

       中断向量表可以定位于Cortex-M3地址空间的底部的IGB范围内任何位置。中断向量表必须位于128字（512字节）的边界，这是因为LPC1311/13/42/43系列微控制器被设置为总共128个中断。

7.19   仿真和调试

       ARM Cortex-M3内部集成有调试功能，同时也支持串行调试（SWD）功能。

 

[ 本帖最后由 tiankai001 于 2010-4-30 23:28 编辑 ]

tiankai001

五、方框图

 

六、管脚信息

6.1   管脚

 

 

 

 

 

 

 

6.2   管脚描述

       LCP1313/1343的管脚描述（48脚）

 

 

 

 

[ 本帖最后由 tiankai001 于 2010-4-30 23:19 编辑 ]

tiankai001

注：

*RESET复位功能不适用于深度掉电模式。在深度掉电模式下，使用WAKEUP引脚复位和唤醒芯片。

**5V容差引脚，提供带可配置滞后的上拉/下拉电阻的数字I/O功能。

*** I2C总线引脚符合I2C标准模式和I2C快速模式plus的I2C总线规格

**** 5V容差引脚，提供带可配置滞后上拉/下拉电阻和模拟输入（当配置为ADC输入时）的数字I/O功能，引脚的数字部分被禁止并且管脚不是5V的容差。

***** USB功能引脚，符合USB标准，支持USB2.0协议（只适用于全速和低速模式）。

******不使用系统振荡器时，XTALIN和XTALOUT连接方法如下：XTALIN可以悬空或者接地（接地可以减少噪声干扰），XTALOUT应该悬空。

 

 

 

LCP1311/13/42/43的管脚描述（33脚）

 

 

 

[ 本帖最后由 tiankai001 于 2010-4-30 23:22 编辑 ]

tiankai001

七、功能描述

7.1   体系结构

       ARM Cortex-M3包含3条AHB总线：系统总线、I-code总线、D-code总线（参考第5节的方框图）。I-code总线、D-code总线速度快于系统总线，常用于TCM接口：一条总线用于指令提取（I-code总线），另一条总线用于数据访问(D-code总线)。如果当前操作目标是不同的驱动设备时，这两条总线允许同时操作。

7.2   ARM Cortex-M3处理器

       ARM Cortex-M3处理器是一个通用的32位微处理器，它提供高集成度和低功耗的特性。ARM Cortex-M3处理器还提供很多新的特性：Thumb-2指令集，低中断延迟，硬件划分（hardware devide），多重的可中断/可持续载入和存储指令，自动状态保存，中断重复保存，高集成的中断控制器，可同时访问的多重内核总线。

       Pipeline技术的采用可以使处理和存储器系统能够连续操作。尤其是当一条指令被执行的时候，当它被正确解码的时候，后续的第三条指令已经从存储器中提取出来了

       ARM Cortex-M3处理器的详细描述可以从ARM官方网站提供的Cortex-M3技术参考手册中获得。

7.3   片内flash存储器

32kB （LPC1343/13），16kB（ LPC1342），8 kB（ LPC1311）的片内Flash程序存储器。

7.4   片内SRAM

8kB （LPC1343/13），4kB（ LPC1342/11）的静态RAM。

7.5           存储器映射

LPC134x的存储器被分为几个不同区域。图1列出了用户程序复位后的所有地址空间。中断向量区域支持重映射。

AHB外设区域占用2MB空间，可以被分为128个外设区域，APB外设区域占用512KB空间，可以分配多达32个外设区域。每一个类型的每个外设空间大小为16KB，从而简化了每个外设的地址译码。

 

 

  图1  存储器映射

[ 本帖最后由 tiankai001 于 2010-4-30 23:23 编辑 ]

tiankai001

7.6   嵌套向量中断控制器（NVIC）

嵌套向量中断控制器（NVIC）是Cortex-M3内部集成的一部分。它与CPU紧密结合，从而降低了中断延迟时间，并能够有效处理后续中断。

7.6.1   特性

l         控制系统异常和外设中断。

l         LPC1311/13/42/43系列中，NVIC支持16个向量中断，另外还有最多可达40个I/O输入中断。

l         8个可编程的中断优先级别，具有硬件中断优先级屏蔽功能。

l         可重定位的中断向量表。

l         软件中断功能。

7.6.2   中断源

       每一个外围设备都有一根中断线连接到中断向量控制器NVIC，但是可能有几个中断标志。单个中断标志也可能响应的不止一个中断源。

       任何一个GPIO（总数可达42个）不管连接的是什么功能，都可以编程实现中断，中断类型可以是电平、上升沿或者下降沿，或者边沿触发（上升沿和下降沿都可以触发）。

7.7   I/O配置块（IOCONFIG Block）

       IOCONFIG块允许选择MCU引脚具备更多功能，控制寄存器控制多路复用器连接到管脚还是片内外设。

       在激活之前和任何有联系的中断被使能之前，外设可以连接到适当的引脚，没有映射到相关引脚的任何被使能的外设功能的激活被认为是没有定义的。

7.8   快速通用并行I/O

       没有连接到任何指定外设的引脚被GPIO寄存器控制。管脚可以被动态地设置为输入或者输出。复用的输出可以通过一次写操作置位或者清零。

       LPC1311/13/42/43使用加速GPIO功能：

l         GPIO块是一个专用AHB外设，因此可以快速运行。

l         使用一条指令可以写入全部端口值。

另外，任何一个GPIO管脚都可以通过编程设置为中断方式，触发方式可以是电平、上升沿、下降沿或者脉冲触发（上升沿和下降沿都触发中断）。

7.8.1   特性

l         位电平端口寄存器允许单一指令设置或清零任何位，通过写操作实现。

l         独立的方向控制位。

l         MCU复位后，所有端口的默认状态是输入口，同时上拉电阻使能。

l         上拉/下拉电阻可以通过每一个GPIO管教的IOCONFIG块进行软件设置。

7.9   USB接口（只适用于LPC1342/43）

       通用串行总线USB是一个4线制总线。支持一主多从（最大127个外设）通信。主机控制器通过token-based协议分配从驱动器的带宽。USB总线支持热插拔和器件的动态配置。所有的处理都是通过主机控制器发起的。

LPC1342/43的USB接口是一个具备片上PHY驱动功能的驱动控制器。

7.9.1   全速USB驱动控制器

       驱动控制器允许与USB主机控制器以12Mbit/s的速率进行数据交换。它由一个接口寄存器、串行接口发生器和端点缓冲存储器组成。串行接口发生器对USB数据流进行译码并写入相应的端点缓冲器。USB数据传输完成或者错误情况通过状态寄存器指示。如果中断被使能则会产生中断。

7.9.1.1    特性

l         可用专用USB PLL。

l         支持USB2.0规范（全速）。

l         支持10个物理（5个逻辑）端点，每个端点最大可达64字节的RAM缓冲器。如下表所示。

l         支持控制、批量、同步、中断端点。

l         支持软连接特性。

l         在批量和同步端点时执行双缓冲器。

 

 

[ 本帖最后由 tiankai001 于 2010-4-30 23:24 编辑 ]

tiankai001

7.10   UART

       LPC1311/13/42/43系列微控制器包含一个UART。支持RS485/9位模式，允许软件地址检测和通过9位模式的自动地址检测。

       UART包含一个小数波特率发生器。像115200这样的标准波特率可以通过任何大于2MHz的晶振频率获得。

7.10.1   特性

l         最大UART数据位速率是4.5Mbit/s。

l         16字节FIFO模式的发送和接收。

l         寄存器的存储单元符合16C550工业标准。

l         接收器FIFO触发点位于1、4、8和14字节。

l         内置波特率发生器，无需外部晶振和特殊值即可覆盖很宽范围的波特率。

l         波特率的小数分割，自动波特率性能，FIFO控制机制允许软件流控制执行。也即UART支持软件或者硬件流控制执行。

l         支持RS-485/9位模式。

l         支持modem控制。

7.11   SSP串行I/O控制器

LPC1311/13/42/43系列微控制器包含一个SSP控制器。SSP控制器可控制SSP、4线SSI或Microwire总线的操作。在一条总线上可以有多个主机和从机。在一次数据传输中，总线上只有一个主机和一个从机进行通信。SSP支持全双工传输模式，4位到16位数据帧由主机发送到从机或由从机发送到主机。实际上，通常情况下只有一个方向上的数据流包含有意义的数据。

7.11.1   特性

l         SSP的最大速率可达36Mbit/s（主机）或6Mbit/s（从机）。

l         支持Motorola的SPI、TI的4线制SSI、NI的Microwire总线。

l         同步串行通行。

l         主机或者从机操作。

l         8帧收发FIFO。

l         数据帧位数4-16位。

7.12   I2C总线串行I/O控制器

LPC1311/13/42/43系列微控制器包含一个I2C总线控制器。I2C总线是由内部IC控制的双向总线，只需要两根线：串行时钟线SCL，串行数据线SDA。每一个I2C器件都有一个唯一的地址，可以只作为数据接收器件（例如LCD驱动器），也可以作为数据发送和接收的器件（例如存储器）。主机和从机都可以作为数据的发送方或者接收方，主机和从机的判别以数据发送或者单纯的地址识别。I2C总线是一个多主总线，可以被连接在总线上的多个主机控制。

7.12.1   特性

l         I2C总线接口是标准的I2C总线接口，I2C管脚是开漏管脚。I2C接口同时支持位速率最大可达1Mbit/s的Fast-mode Plus。

l         可轻松配置为主机、从机或者主机/从机。

l         可编程时钟允许调整I2C传输速率。

l         主机和从机之间的数据是双向传输的。

l         多主机总线（没有中心主机）。

l         在同时发送的主机之间进行仲裁，而不会破坏总线上的串行数据。

l         串行时钟同步允许具有不同位速率的设备通过一条串行总线通信。

l         串行时钟同步用作握手机制以挂起及恢串行数据传输。

l         I2C总线可用于测试和诊断。

l         I2C总线控制器支持多地址识别和一个总线监控模式。

7.13   10位ADC

       LPC1311/13/42/43系列微控制器包含一个模数转换器（ADC）。它是一个具有8通道的单精度10位逐次逼近性ADC。

7.13.1   特性

l         10位逐次逼近型模数转换器（ADC）。

l         在8个管脚间实现多路复用。

l         掉电模式。

l         测量范围：0-VDD。

l         10位转换时间>=2.44us（最大采样速率400K次/s）。

l         1个或多个输入的突发转换模式。

l         可选择由输入跳变或定时器匹配信号触发转换。

l         每个A/D通道的独立结果寄存器减少了中断开销。

7.14   通用定时/计数器

LPC1311/13/42/43系列微控制器包含两个32位定时/计数器，两个16位定时/计数器。定时/计数器主要用来计算系统时钟的周期，并可根据4个匹配寄存器的值在指定时间处产生中断或其它操作。每个定时/计数器都包括一个捕捉输入，用来在输入信号跳变时捕捉定时器的瞬时值，同时也可以选择产生中断。

7.14.1   特性

l         一个32位/16位定时/计数器带有一个可编程的32位/16位预分频器。

l         定时器/计数器操作。

l         一个捕获通道可在输入信号跳变时捕捉定时器的瞬间值。捕获事件也可以产生中断。

l         4个匹配寄存器允许执行以下操作：

-匹配时定时器继续工作，匹配时可选择产生中断；

              -匹配时停止定时器工作，可选择产生中断；

              -匹配时复位定时器，可选择产生中断。

l         多达4个与匹配寄存器相对应的外部输出，这些输出具有以下功能：

匹配时输出低电平；

              匹配时输出高电平；

              匹配时翻转电平；

              匹配时不执行任何操作。

7.15   系统节拍定时器

       ARM Cortex-M3包含一个系统节拍定时器（SYSTICK），它可以提供一个固定的10ms的中断。

7.16   看门狗定时器

       看门狗定时器的目的是让微控制器在一个选定的时间周期内复位。当看门狗定时器使能后，如果用户程序没有在预定时间内“喂狗”（或者重装看门狗定时器值），看门狗将产生系统复位。

7.16.1   特性

l         如果没有周期性重装看门狗定时器值，则产生片内复位。

l         具有调试模式。

l         可通过软件使能，但需要硬件复位或禁止看门狗复位/中断。

l         如果看门狗被使能，错误/不完整的喂狗指令将使看门狗产生复位/中断。

l         具有指示看门狗复位的标志。

l         带内置预分频的可编程32位定时器。

l         可选择TWDCLKX4倍数的时间周期：从（TWDCLKX256X4）到（TWDCLKX2³²X4）中选择。

l         看门狗时钟源（WDCLK）可以选择内部RC振荡器（IRC）、主时钟或看门狗振荡器。这为看门狗在不同功率下提供了较宽的时序选择范围。为了提高可靠性，它还可以使看门狗定时器在与外部晶振及其相关元件无关的内部时钟源下运行。

 

[ 本帖最后由 tiankai001 于 2010-4-30 23:25 编辑 ]

tiankai001

7.17   时钟和电源控制

       7.17.1   完整的振荡器

       LPC1311/13/42/43系列微控制器包含包含三个独立的振荡器：系统振荡器、内部RC振荡器（IRC）、看门狗振荡器。根据不同的要求，所有振荡器都可以具备多个功能。

复位后，LPC1311/13/42/43系列微控制器根据内部RC振荡器的频率运行，直到被软件切换到别的频率。这样，系统就无需根据外部晶体的频率运行，并且bootloader代码的运行频率已知。图2是LPC1311/13/42/43系列微控制器时钟产生单元。

 

图2   LPC1311/13/42/43系列微控制器时钟产生单元

 

7.17.1.1   内部RC振荡器

       内部RC振荡器（IRC）可以作为看门狗定时器（WDT）的时钟源，并且/或者作为驱动系统PLL和随后的CPU的时钟。通常内部RC振荡器的频率是12MHz。内部RC振荡器在全电压和温度范围内被调整为1%精度。

       在系统上电、芯片复位深度掉电唤醒模式下启动后，LPC1311/13/42/43系列微控制器以内部RC振荡器为时钟源，随后可以用软件切换到其它时钟源。

7.17.1.2   系统振荡器

       系统振荡器可以作为CPU的时钟源，可以使用也可以不用PLL。在LPC134X系列微控制器中，系统振荡器必须被用作USB的时钟源。

       系统振荡器的频率范围是1-25MHz。这个频率可以倍增到更高的频率，通过系统PLL可以达到CPU最大工作频率。

7.17.1.3   看门狗定时器

       看门狗定时器可以用作时钟源直接驱动CPU的时钟源、看门狗定时器或者CLKOUT管脚。看门狗定时器的频率可以通过编程设定在7.8kHz到1.7MHz之间。这个频率的温漂是+40%。

7.17.2   系统PLL和USB PLL

       LPC134X系列微控制器包含一个系统PLL和一个用于产生48MHz的USB时钟的专用PLL。LPC131X系列微控制器只包含一个系统PLL。系统PLL和USB PLL是一样的。

PLL接受范围是10MHz到25MHz的时钟频率输入。输入频率可以通过通用可控振荡器（CCO）倍增到很高的频率。倍增系数可以是1到32之间。CCO的频率范围是156MHz到320MHz之间，当PLL提供期望的频率输出时，在PLL的频率范围内，额外的分离出来循环保持CCO。输出分频器的分频值可以是2、4、8、16最小分频系数是2，所以PLL输出一个占空比为50%的时钟。芯片复位后，PLL被关闭和忽略，可以用软件使能。程序必须设置并激活PLL，等待PLL被锁定，然后连接到PLL作为时钟源。PLL的设置时间是100us

7.17.3   时钟输出

       LPC1311/13/42/43系列微控制器提供一个时钟输出功能，可以由内部RC振荡器、系统振荡器、看门狗振荡器或者主时钟发送到输出管脚。

7.17.4   唤醒过程

LPC1311/13/42/43系列微控制器在上电和从深度掉电模式下唤醒后，使用内部振荡器的12MHz作为时钟源。这时的芯片可以快速恢复操作。如果炫耀使用主振荡器或者PLL，可以通过软件进行设置，并且等待他们稳定后再作为时钟源。

7.17.5   电源控制

       LPC1311/13/42/43系列微控制器支持多种电源控制方式。有3种特殊的降低功耗模式：睡眠模式、深度睡眠模式、深度掉电模式。CPU的时钟频率可以根据需要进行控制：改变时钟源、重新设置PLL值、与/或改变CPU时钟分频值。这就使得处理器速率和功耗达到平衡，从而满足应用需求。

       器件运行时用户可以对片内的外设进行单独控制，把应用中不需要用到的外设关闭，避免不必要的动态功耗，从而更好地降低系统的功耗。为了方便进行电源控制，外设都有自己的时钟分频器。

7.17.5.1   睡眠模式

       进入睡眠模式后，内核时钟停止工作。从睡眠模式唤醒不需要特殊的时序，只需要再次使能ARM内核的时钟即可。

       在睡眠模式下，指令的执行被暂停了，直到一个复位或者中断出现后才恢复执行。在睡眠模式下外设的功能继续进行，并可能产生中断使处理器重新运行。睡眠模式不适用处理其自身的动态电源、存储器系统和相关控制器及内部总线。

7.17.5.2   深度睡眠模式

       在深度失眠模式下，芯片处于睡眠模式，同时模拟模块也处于掉电状态。用户可以设置哪个模块掉电：任何振荡器、任何PLL、USB PHY（只适用于LPC134X）、BOD\ADC，并且flash在深度睡眠期间也可以选择掉电或者不掉电。退出深度掉电模式后，用户可以选择给振荡器和模拟模块加电。

       GPIO管脚（最多可达40个管脚）可以用作起始逻辑的输入管脚使芯片从深度睡眠模式下唤醒。

       唤醒的时间取决于在深度睡眠模式下那些模块被掉电了。

       为了达到最佳的功耗效果，在进入深度掉电模式之前，时钟源被选择为内部振荡器IRC，所有振荡器和PLL将会被停止，并且当芯片从深度掉电模式下唤醒后，内部振荡器被选为时钟源。IRC可以被快速地选择打开或者关闭，并且在启动后可以提供一个纯净的时钟信号。

       如果不关心功耗问题，任何振荡器以及/或者PLL在深度睡眠模式下可以继续运行，这样将大大缩短从深度睡眠模式下的唤醒时间。

7.17.5.3   深度掉电模式

       LPC1311/13/42/43系列微控制器通过WAKEUP管脚进入深度掉电模式：整个芯片的电源和始终都被关闭。给WAKEUP管脚一个脉冲信号就可以从深度掉电模式下唤醒。

 

[ 本帖最后由 tiankai001 于 2010-4-30 23:27 编辑 ]

tiankai001

占楼

tiankai001

占楼

tiankai001

占楼

zhaojun_xf

支持，顶一个啊！！！！！！！！

soso

呵呵 顶楼 ：）

tiankai001

呵呵，基础部分翻译完了
剩下一些电气特性等东东慢慢再翻译吧。

欢迎大家指点错误和不足啊

cuizhihao

顶顶顶，强顶！ 太感动了……

szu_wf

好的 收藏啦 谢谢

oayzw

zndz410

收藏啦 谢谢

进击的IC

感谢分享

dj狂人

楼主威武