6256|1

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

仿真中使用.vo文件和使用源文件编辑的区别 [复制链接]

QII可以产生.VO文件,对于功能仿真而言,我们可以注释掉其中一句关于sdo延迟文件加载的代码,也就是说可以将.vo变成针对功能仿真的文件而不加入时序内容,那么这样一来,可以用.VO文件做功能仿真,但是使用Modelsim直接编译verilog源文件,也可以做功能仿真,请问这两种防止的区别
此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 
设计初期,仍需要修改文件时,.vo远不如源文件方便,因为每次修改都需要QII重新编译的过程来生成.VO网表文件,而这个过程比modelsim直接编译源文件感觉慢好多
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表