学学学学学学学的个人空间动态-电子工程世界

学学学学学学学

动态发布点评好友关于

2025-01-12
回复了主题帖：【回顾2024，展望2025】新年抢楼活动来啦！

学学学学学学学发表于 2025-1-12 21:14 24年一整年都在跟riscv中断碰，参加比赛因为不懂中断西操作系统，遗憾下播，做项目，因为不懂中断和操作系 ... 希望25年能够好好工作好好赚钱。
回复了主题帖：【回顾2024，展望2025】新年抢楼活动来啦！

24年一整年都在跟riscv中断碰，参加比赛因为不懂中断西操作系统，遗憾下播，做项目，因为不懂中断和操作系统，迟迟不敢下手。好在经过漫长时间的折磨，终于是把中断的事情搞明白了。
2024-12-03
回复了主题帖：【读书】《RISC-V 体系结构编程与实践（第2版）》-- RISC-V 存储加载指令集学习

rars 这个软件有下载链接吗大佬
2024-10-11
回复了主题帖：国产Tang Primer 25K测评使用高云SDRAM的ip核驱动官方的SDRAM扩展板碰到的问题

Jacktang 发表于 2024-3-5 07:56 怀疑SDRM芯片坏了，，，问题是怎么会坏了呢什么原因，以后可避免，，帮楼主顶顶已经解决了，发现主要还是时钟的问题
回复了主题帖：国产高云软件编译通过，综合却报错，然后无法正常编译cst文件

123yqs 发表于 2024-9-27 14:01 您好，你问题解决了嘛？无
2024-09-23
回复了主题帖：发现在ch32v003上跑Linux的开源项目，有实际应用价值吗？

牛逼
2024-07-01
发表了主题帖：基于国产高云FPGA的IP核FIR滤波器设计

# 基于国产高云FPGA的IP核FIR滤波器设计市面上使用FPGA设计的FIR滤波器有很多，其中基于IP核设计的同样很多，但是基于国产FPGA软硬件设计的FIR滤波器很少，其中会用国产IP的更少，而用高云的几乎没有，至少网上基本是找不到开源项目的，于是趁着这次做实验的机会我使用使用国产高云FPGA及其IP设计了一个简易的FIR滤波器，因为临近期末，没什么空写帖子了，我把我的工程上提到了github上，大家可以去github上看看。链接如下： https://github.com/huangjintaoa/Gowin_FPGA_IP_FIR_filter_design **目录结构如下** # lab2_fft ## impl ## src ## work ## doc ---- lab2_fft文件夹下包含了4个如上所述的子文件夹，然后还包含了其他的文件，其中.gprj文件时Gowin的工程文件，可使用高云FPGA软件开发平台直接打开，.mpf文件是modelsim的仿真工程文件，可以使用modesim打开，能够直接对该FIR工程进行仿真。 ##### doc文件夹是我写的课程报告，里面我这个FIR的设计流程和高云IP配置有详细描述，src文件夹里则是工程源码,里面的fir_top是工程顶层文件，fir_tb是工程的testbench，有一个后缀.m的文件是matlab使用filter 设计工具生成FIR抽头系数之后导入到高云FIR滤波器用户手册中所规定的初始化文件coeff.dat文件的脚本代码。 ##### 本次所使用的高云IP包括 PLL 、DDS I 、DDS II、复数乘法器multi、FIR滤波器
2024-06-25
回复了主题帖：《时间片轮询tpOS v2.00》全网首发（绝对震撼）2016-02-03更新

好厉害
回复了主题帖：《嵌入式软件的时间分析》从书中到实践-使用Tracealyzer进行RTOS调试分析

大佬好厉害！学到了
回复了主题帖：【正点原子i.MX93开发板】3-人工智能的测评（AI识别）

看起来很方便呀
2024-04-18
回复了主题帖：国产高云软件编译通过，综合却报错，然后无法正常编译cst文件

littleshrimp 发表于 2024-4-18 13:19 代码是自己写的吗？是不是那个地方没写对？检查一下看看，或者给高云技术支持打电话看看。代码其实是在quartus上跑过的，编译和布局布线都通过，但是放到gowin上就会莫名其妙报错，删除了reg signed的信号定义就不会报错了
发表了主题帖：国产高云软件编译通过，综合却报错，然后无法正常编译cst文件

报错：ERROR (PA2114) : Instance "n55_s1" parameter value conflict, when operand C/0 selects 0, the addition and subtraction controls corresponding to the operands can only be set as addition operations 报错定位：报错在了工程项目自动生成的.vg文件；我本来代码做的是一个傅里叶变换的小实验，在tang25k开发板上做的。
2024-04-01
回复了主题帖：【国产Tang Primer 25K测评】基于高云GOWINFPGA开发平台移植RISC-V软核E203

忆此生发表于 2024-3-10 14:54 大佬你给的代码是否有配置好jtag呢，我测试了很久都无法用openocd连接到riscv，希望能够得到大佬指教我忘记了，你看看引脚约束文件里有没有对jtag的引脚约束，TCK还需要在时钟约束里设置，建议去b站搜索教程”手把手移植蜂鸟e203“或者去蜂鸟的网站看。另外需要蜂鸟专用的调试器，蜂鸟还有自己专用的编译软件
2024-03-06
回复了主题帖：国产Tang Primer 25K测评使用高云SDRAM的ip核驱动官方的SDRAM扩展板碰到的问题

viva_xin 发表于 2024-3-5 22:26 可以做个实验，写入的数据直到busy被拉起来之前一直保持变化，然后看看实际读出来的结果如何。再问一句 ... 我上面贴的那种抓取的图有这样的情况，参数是官方给的一个例程里的参数，不过那个例程没使用ip，直接写的驱动。我尝试过使用官方默认的参数，也是没有用
2024-03-05
回复了主题帖：国产Tang Primer 25K测评使用高云SDRAM的ip核驱动官方的SDRAM扩展板碰到的问题

littleshrimp 发表于 2024-3-5 16:29 你是用18的例程改成25的过程中有可能会配置出错可以吧改好的例程发出来看看其他有这个板子的网 ... SDRAM板子有点贵，学生党不舍得轻易判定，我发一发程序
2024-03-04
发表了主题帖：国产Tang Primer 25K测评使用高云SDRAM的ip核驱动官方的SDRAM扩展板碰到的问题

本帖最后由学学学学学学学于 2024-3-4 21:36 编辑之前另买了官方的SDRAM开发板，发现高云有SDRAM的IP核，于是打算使用ip核，并为它写个控制器模块，简单显示一张图片，我这里选用了一张彩条图片类似如下然后我用高云官方给的例子就进行测试，我使用SDRAM Controller GW2AR-18 RefDesign参考设计工程进行简单的参数适配后，就下载进行观察，得到波形图如下：发现写入SDRAM的数据和从SDRAM读出的数据不一致，读出的数据只有首位数据与输入数据一致，且每次从SDRAM自动读出的数据只有一个数据，其持续时间为总突发数据长度，这跟我看的高云的的IP使用手册上的用户读写时序图并不一致高云用户手册波形如下：显然并不一致，并且相差明显 IP核的参数我设置如下： sdram_clk / sdrc_clk =100MHz, CAS = 4'd2T_WR = 4'd2 T_MRD= 4'd2 T_RP = 4'd1 T_RCD= 4'd1 T_RC = 4'd4 DATA_WIDTH = 16ROW_WIDTH = 13, COL_WIDTH = 8, BANK_WIDTH = 2, 现在主要怀疑SDRM芯片坏了。。。。（因为我确实脑抽，把它反插过），或者官方的SDRAM的IP核没法驱动型号为W9825G6KH-6的SDRAM芯片，或者高云官方的参考例程效果本如我下载后抓取的那样，没法读写连续数据，那又该如何改？我尝试了改了几次都没办法。想求助有没有朋友手里也有这个开发板和SDRAM扩展板的？用软件抓取数据看看是否与我一致？