EEW-DSO-V2.00设计思路

莫恩 · 发表于2009-12-15 19:24

EEW-DSO-V2.00设计思路 [复制链接]

这段时间一直和网友东哥在讨论第二版的设计,大概确定了一下,下个版本的设计方案,采样芯片应该会换成ADC08100,最高100M采样,用两片IS61LV25616-10+CPLD来做FIFO,两片轮流寸,实现100M的读写速度.存储深度比上次用了很大的升级,CPU换成带外部总线的STM32,这样刷屏的效率会更高.100M的采样,能够真正地实现20M的测量带宽.如果有相关应用经验的网友,希望可以多给我们提提建议.看PCB布下来的情况,如果还够的话就逻辑分析仪的功能做在一块PCB上,用两片IS61LV256的高8位做逻辑分析仪的输入.

古道热肠MP3 · 发表于2009-12-15 23:15

建议参考一下魏坤同学的第二版示波器,模拟部分电路设计得倍棒.

leslie · 发表于2009-12-16 08:52

魏坤第二版资料转载如下请大家参考：https://bbs.eeworld.com.cn/thread-91889-1-1.html

leslie · 发表于2009-12-16 08:53

也请古道热肠说说自己觉得其中的经典之处，供大家参考。

mr.king · 发表于2009-12-18 22:31

，确实值得考虑采用

wangkj · 发表于2009-12-21 16:14

bkkman · 发表于2009-12-23 15:11

20M通道带宽，是能满足一般应用了

8位逻辑分析不实用，至少16位。

xuwangqing · 发表于2009-12-27 00:13

: DIY便携的，我觉得够用就好了。。。

springvirus · 发表于2009-12-31 09:23

时刻关注DSO_V2.0的消息!

gameboy22

ADC08100还行，好像30左右吧！不过就是单通道的，个人觉得双通道的用处更大一些哈！
成本在高点可以用AD9288哈

古道热肠MP3

魏同学的第二版示波器模拟部分优点归纳起来为：
简洁
可靠

古道热肠MP3

个人觉得魏坤示波器第二版有两大优点
简洁
可靠

不足之处
1、负压生成电路太复杂，可用专用DC-DC来实现
2、未设硬件触发电路，无法发挥数字示波器的优势。

kunnnsd

我的第二版示波器是硬件触发，只不过将硬件的触发部分都做在了FPGA内，谢谢你的支持！

soso

学习下~~

daicheng

是否考滤用一下FPGA呢? 咱们论坛中的Sea_eeworld用FPGA写过,软件可以让他参与!

[ 本帖最后由 daicheng 于 2010-1-15 13:51 编辑 ]

soso

原帖由 daicheng 于 2010-1-15 13:50 发表
是否考滤用一下FPGA呢? 咱们论坛中的Sea_eeworld用FPGA写过,软件可以让他参与!

现在确实考虑使用FPGA了，呵呵正在筹划，不久后就会有消息了。我把SEA拉到讨论组。

FLT9006

要做好的就做50M以上的模拟带宽，200M以上采样率，不但要有触发，还要触发电平可调。
AD603是不错的东西，我用得不少，不过也有一些固有的问题，比如输出偏置等

ebuffalo

魏坤已经公布了FPGA的工程包，可以参考哈。

mr.king

，我们设想是250K

EEW-DSO-V2.00设计思路 [复制链接]

最新回复

呵呵,好

回复沙发古道热肠MP3 的帖子

有网友建议数字触发代替比较器

还是建议用fpga

回复 4楼 leslie 的帖子

回复 4楼 leslie 的帖子

回古道热肠

回复楼主莫恩的帖子

魏坤的存储深度8K

荣誉会员勋章

EEW-DSO-V2.00设计思路 [复制链接]

最新回复

呵呵,好

回复 沙发 古道热肠MP3 的帖子

有网友建议数字触发代替比较器

还是建议用fpga

回复 4楼 leslie 的帖子

回复 4楼 leslie 的帖子

回古道热肠

回复 楼主 莫恩 的帖子

魏坤的存储深度8K

荣誉会员勋章

回复沙发古道热肠MP3 的帖子

回复楼主莫恩的帖子