5356|5

2

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

FPGA输出方波问题 [复制链接]

用FPGA输出编码后的比特,按道理应该是方波,但是用示波器查看,方波有失真,原因是什么?用的芯片是EP4CE15F17C8N

IMG_20171020_123544.jpg (2.81 MB, 下载次数: 0)

IMG_20171020_123544.jpg
此帖出自FPGA/CPLD论坛

最新回复

示波器测试有一个要求,就是在接收端测试。这样才接近于真是情况。在输出端测试,会有反射,导致波形的上升和下降沿会有很大的过冲。  详情 回复 发表于 2017-11-3 09:00
点赞 关注
 

回复
举报

3138

帖子

0

TA的资源

裸片初长成(初级)

沙发
 
这是非理想器件和电路走线环境(如分布电容等)导致的,一般不必太过介意。
另外示波器探头的触碰点的选择也非常有讲究,尽可能在被测信号旁就近接地的话,波形会改善。
此帖出自FPGA/CPLD论坛
 
 

回复

85

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
这个信号频率已经挺高的了 PCB板上的走线以及阻抗都会对信号有影响 另外用示波器观测这种信号 对于探头的要求是很高的  楼主你可以把你的观测手段简要介绍下
此帖出自FPGA/CPLD论坛
 
 
 

回复

2

帖子

0

TA的资源

一粒金砂(初级)

4
 
szc5b 发表于 2017-10-26 09:44
这个信号频率已经挺高的了 PCB板上的走线以及阻抗都会对信号有影响 另外用示波器观测这种信号 对于探头的要 ...

FPGA通过一个引脚连续输出0/1,FPGA的晶振频率是50MHZ,示波器采用的是4GHZ的带宽,40GS/S的采样频率,探头接FPGA输出引脚和地端,探头阻抗是10MΩ,而FPGA输出I/O口的阻抗是50Ω,要考虑阻抗匹配吗?
此帖出自FPGA/CPLD论坛
 
 
 

回复

194

帖子

0

TA的资源

一粒金砂(高级)

5
 
这个示波器值不值一个audi了?
此帖出自FPGA/CPLD论坛
 
 
 

回复

2113

帖子

0

TA的资源

裸片初长成(初级)

6
 
示波器测试有一个要求,就是在接收端测试。这样才接近于真是情况。在输出端测试,会有反射,导致波形的上升和下降沿会有很大的过冲。
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表