社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 401|回复: 3

[求助] 如何用FPGA中的进位链来做延迟

[复制链接]

117

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-10-12 19:37:12 | 显示全部楼层 |阅读模式
目前是要做一个TDC(time-to-digital,converter),基本方法使用进位链来做延迟,请问如何将进位链级联起来做延迟啊?


回复

使用道具 举报

10

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-10-14 15:16:45 | 显示全部楼层
用触发器级联

点评

这好像无法实现ps级的时间测量吧。  详情 回复 发表于 2017-10-16 09:14


回复

使用道具 举报

117

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2017-10-16 09:14:58 | 显示全部楼层

这好像无法实现ps级的时间测量吧。


回复

使用道具 举报

846

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-10-16 10:02:29 | 显示全部楼层
我最近也在研究


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2017-12-18 18:56 , Processed in 0.248513 second(s), 16 queries , Redis On.

快速回复 返回顶部 返回列表