【PCB问答】畅所欲言，谈谈你对这些问题的了解

okhxyyo

【PCB问答】畅所欲言，谈谈你对这些问题的了解 [复制链接]

上一期的问答不太理想，大家看上去都没有热情回答问题。我总结了下经验，是因为挂出来的题目太深了，不好说难度又有点高，so，这次咱们先来点比较适合我们的，希望大家踊跃回答，说说你的个人看法，也留意下自己想了解的问题~从回答问题中检阅自己的知识点，也了解了解自己是否在某些点上有些欠缺，赶紧的补缺补漏

下面大家看题：

1.PCB板的厚度对电路有什么影响？一般是如何选取的？


2.应该在模拟VCC和数字VCC之间用磁珠，还是应该在模拟地和数字地之间用磁珠？

3.去耦电容的选型规则是什么？还有值的大小怎么进行计算？

4.在高速板(如p4的主板)layout，为什么要求高速信号线(如cpu数据，地址信号线）要匹配? 如果不匹配会带来什么隐患？其匹配的长度范围（既信号线的时滞差）是由什么因素决定的，怎样计算？

5.在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、EMI的规则呢怎样设置规则呢

okhxyyo

看了大家的跟帖，这几个问题的一些主要的点都说的差不多啦。我来规整加梳理下：
1.PCB板的厚度对电路有什么影响？一般是如何选取的？
PCB的厚度对电路有一定的影响，其一，PCB的厚度变化会导致阻抗的变化，对阻抗有特殊要求的电路就需要考虑PCB厚度的影响，具体PCB厚度怎么影响阻抗则可以通过一些阻抗计算软件进行计算；其二，在对阻抗无特殊要求的情况下，越厚的PCB板子的抗震能力越好。抗震能力越强越能给板子提供一个安稳的工作环境，但是我们也不能无限增加板子的厚度，一方面当厚度达到了4mm后，会影响到信号的桩效应，所以此时就会有背钻，另一方面工艺和成本问题，所以PCB板的厚度设定为多少乃是多种因素协调后的结果


2.应该在模拟VCC和数字VCC之间用磁珠，还是应该在模拟地和数字地之间用磁珠？
具体情况具体分析。灵活应用磁珠的特性，不限制说一定只能在两种电源或两种地之间才能使用


3.去耦电容的选型规则是什么？还有值的大小怎么进行计算？
关于去耦电容的选型及值计算部分内容，因为详细说起来内容比较多，所以我找了分相对写的比较详细的资料。上传上来大家可以自行下载看看
去耦电容的选择、容值计算和布局布线.pdf (453.18 KB, 下载次数: 22)

2016-2-23 14:48 上传

点击文件名下载附件

4.在高速板(如p4的主板)layout，为什么要求高速信号线(如cpu数据，地址信号线）要匹配? 如果不匹配会带来什么隐患？其匹配的长度范围（既信号线的时滞差）是由什么因素决定的，怎样计算？
要求走线特性阻抗匹配的主要原因是要避免高速传输线效应(transmission line effect)所引起的反射(reflection)影响到信号完整性(signal integrity)和延迟时间(flight time)。也就是说如果不匹配，则信号会被反射影响其质量。
所有走线的长度范围都是根据时序(timing)的要求所订出来的。影响信号延迟时间的因素很多，走线长度只是其一。P4要求某些信号线长度要在某个范围就是根据该信号所用的传输模式(common clock或source synchronous)下算得的timing margin，分配一部份给走线长度的允许误差。

5.在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、EMI的规则呢怎样设置规则呢
一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分. 一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置,PCB迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时钟产生器的位置尽量不要*近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后, 适当的选择PCB与外壳的接地点(chassis ground)。

elvike

这些题目也好难的啊。第二个问题，在地之间加磁珠，在电源之间磁珠，两种都加，都见过有应用，但是不知道原理。求科普，我去搬小板凳

okhxyyo

elvike 发表于 2016-2-16 11:23
这些题目也好难的啊。第二个问题，在地之间加磁珠，在电源之间磁珠，两种都加，都见过有应用，但是不知道原 ...

主要先大家说说自己的理解和看法，我也是从各个地方搜罗的，一周后来晒所谓的专家怎么说的。

天天1

菜逼路过

long521

1.厚度是有影响的，还有板子的材质也是有影响的，根据产品的不同用处，不同类型选择厚度和材质。这个要说开就有一大块可以说了，我要说的是，有一些是涉及标准的，那是必须要用一定的厚度和材质来做，不然做认证会比较麻烦，越厚当然抗震性最好，但是有时结构外形的干涉也不能太厚，不然无法卡进去，有时做产品也是一个性能和价格的中和，没法完美。
2.应该在模拟VCC和数字VCC之间用磁珠，还是应该在模拟地和数字地之间用磁珠？
磁珠其实我们日常的产品中就能见到，一种黑色的小颗的元器件，一般在理论上用磁珠可以增强信号的抗干扰能力，但是磁珠的能力是有限的，我以前在电梯通讯板中加了磁珠的效果不明显，最后用了抗干扰更好的通讯电缆解决了问题，但是我在一款豆浆机上，由于是阻容电路，我在模地和数地之间加了一颗是有了相当好的作用，这个纯是个人经验，未必有普适性，因为我同事有一款机器也是和我一样的问题，加了这个就没解决掉，后来重新画板才解决了，所以画板更重要，千万别轻视画板，血的教训。
3.去耦电容的选型规则是什么？还有值的大小怎么进行计算？
这个涉及的问题其实也是挺多的，二条平行铜带之间其实就会产生电容效应，但是我们还是要加去耦电容，这个原因是什么呢，去耦电容是很重要的一个东西，但是也有的设计师直接把一些去耦电容放在随意的位置，这样其实是不好的，选型的话，一般单片机用104，223，103就可以了，具体是那种电容，要针对画图，以及线的传导来定，并不是绝对的。
4.在高速板(如p4的主板)layout，为什么要求高速信号线(如cpu数据，地址信号线）要匹配? 如果不匹配会带来什么隐患？其匹配的长度范围（既信号线的时滞差）是由什么因素决定的，怎样计算？
下次解答
5.在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、EMI的规则呢怎样设置规则呢
下次解答
女神大人，只要看到你发贴，我就来回答噢

寒冰翼love

我也搬只小板凳过来学习学习、、、

廖欧亚大陆

说说我的理解

okhxyyo

long521 发表于 2016-2-16 12:42
1.厚度是有影响的，还有板子的材质也是有影响的，根据产品的不同用处，不同类型选择厚度和材质。这个要说开 ...

真的是太给力了！！！！

dong2213dong

虽然画过一段时间的PCB，但看到提出的几个问题，真的是感觉目瞪口呆，自己真的太菜啦，之前画PCB的时候只在数字地和模拟地之间加过磁珠，没在数字电源和模拟电源之间加过，关于去耦电容，曾经画PCB的时候也有过疑惑，到底怎么选取才好呢，尤其是当时画FPGA的时候，需要的去耦电容还是比较讲究的，记得问过BOSS怎样选择，给我的答案是参考xilinx给的文档，如今有印象的就是容值大的去耦电容理论上位置是随意的，容值小的必须尽可能靠近相应的芯片的电源引脚，还有就是如果受空间限制不能放大电容，可以多增加几个小的，希望尽快看到专家的解说，好好学习学习！

廖欧亚大陆

说说我的理解：    1 厚度  一般设计的时候，大部分都是依据阻抗要求，结合PCB厂家的制作工艺完成；这是对厚度没有要求的情况下，有些时候需要增加厚度，就是为了抗震，但是厚度达到了4mm后，会影响到信号的桩效应，所以此时就会有背钻；总体而言，就是依据阻抗，结合PCB层数和制作工艺决定；                                           2  关于磁珠的应用，我一般两者都会应用，尤其是电源间，地的会其实对于AD信号采样高的话，不建议区分两者，统一完整的地对信号非常关键；                                                                                                               3 去耦电容一般都是组合放置，一般默认为10的倍数，放置即可。组合各种不同的带宽滤波                                    4  匹配。就是涉及到一个信号的反射  信号匹配的长度如果要计算就是跟信号的上升沿，在结合信号的传输速度，来计算余量。一般而言，长度控制在10mil可以满足绝大多数要求；                                                           5  EMC EMI 关键的高速信号参考层应该为底层，开关电源应该远离时钟源，以及时钟源不应该靠近一些敏感的芯片，时钟的走线应该越近越好。机械定位孔有些时候既会成为信号的发射源也会成为信号的接收端，所以应该要进行包地处理。这点关键就是布局。

okhxyyo

dong2213dong 发表于 2016-2-16 13:41
虽然画过一段时间的PCB，但看到提出的几个问题，真的是感觉目瞪口呆，自己真的太菜啦，之前画PCB的时候只在 ...

具体公式不记得了。去偶电容可以计算去耦半径，也就是一个电容的有效去耦距离。一般来说容量大的去耦电容的去耦半径比较大，容量小的则相对比较小。所以你的印象从某种程度上来说是对的。但准确来说大容量的电容也不是说随便放的，只是他有效半径大，相对可放置区域比较大，呵呵，如果你远离的太夸张超过范围了还是不行的啊

dong2213dong

okhxyyo 发表于 2016-2-16 13:46
具体公式不记得了。去偶电容可以计算去耦半径，也就是一个电容的有效去耦距离。一般来说容量大的去耦电容 ...

哦，去耦半径！估计这次的印象一定比之前的深刻，当时特别不愿意画PCB，虽然也深知画出好的PCB不是那么简单的，回想一下真的浪费了好多学习的机会啊

残雪

不敢乱说话，静静的看大神们普及~ 感觉很多东西是说不清道不明的额

okhxyyo

dong2213dong 发表于 2016-2-16 13:54
哦，去耦半径！估计这次的印象一定比之前的深刻，当时特别不愿意画PCB，虽然也深知画出好的P ...

所以永远不要排斥任何知识，指不定哪天能帮你一把~

dong2213dong

okhxyyo 发表于 2016-2-16 13:58
所以永远不要排斥任何知识，指不定哪天能帮你一把~

嗯，是啊，话说论坛里各各领域都有好多大神，每天逛论坛都能有收获！

okhxyyo

dong2213dong 发表于 2016-2-16 14:11
嗯，是啊，话说论坛里各各领域都有好多大神，每天逛论坛都能有收获！

有收获就是最棒的事情！
也希望你来分享分享你的个人经验，让知识，经验都流动起来，活起来

huaiqiao

板厚，其实这个与电路电学方面的影响应该不大，或者粗略的说没有。但是就如5楼提到的，一般会与抗震，结构有关系。我有个网友，他们做车载的板卡的，为了跟结构匹配，也是老板为了节约成本，板厚做8mm的。

磁珠的这个，其实我之前有收集过一些资料去研究，但是由于别的事情给中断了。上次坛子里有个网友有碰到说放了个电感，不行。我建议放个0欧电阻。后来也没有音信。不知道他解决问题了没有。

去耦电容的，好像我就没有计算过。这个是参考别人的原理图来画的。坐等大家分享这个的计算咯。

okhxyyo

elvike 发表于 2016-2-16 11:23
这些题目也好难的啊。第二个问题，在地之间加磁珠，在电源之间磁珠，两种都加，都见过有应用，但是不知道原 ...

答案出来了，，可以看看

okhxyyo

天天1 发表于 2016-2-16 12:04
菜逼路过

回答规整出来了，，可以看看