3059|13

25

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

请教师兄一个问题,麻烦指教 [复制链接]

@梦翼师兄  师兄你好,我在使用咱们的ZX-2开发板,在做DA转换生成正弦波的时候,总是生成不了正确的模拟信号,烧写到板子中后接示波器却产生不了正确的正弦波型(如图)。程序通过仿真出的数据看是没问题的,咱们板子上并没有引出这个引脚,是因为DA模块有什么问题吗?

WP_20151020_001.jpg (596.33 KB, 下载次数: 0)

示波器现象

示波器现象

111.png (5.76 MB, 下载次数: 0)

至芯科技板子

至芯科技板子
此帖出自FPGA/CPLD论坛

最新回复

你加了偏执也可以,我觉得是不是某个地方的计算有问题,低于某个值就被计算成0了?单步走看看  详情 回复 发表于 2015-10-29 17:51
点赞 关注
 

回复
举报

9790

帖子

24

TA的资源

版主

沙发
 
试试在DAC输出的数据中加上一个直流偏置电压试试
比如你现在的数据是0~4096 把它改成2048~4096或者2048~(2048+4096)
此帖出自FPGA/CPLD论坛

点评

另外我也试过把数据向你说的一样加“偏置”,改成范围改成(127-64)到(127+64),也不行,事实上图中的波形正是该范围下的波形。如果不加偏置的话,波形更是不堪入目。  详情 回复 发表于 2015-10-28 15:52
我的数据是加完偏置的,数据是0-255的完整正弦波(板子上的DA芯片是TLC5620,8位的DAC),rom数据是没问题的。  详情 回复 发表于 2015-10-28 15:44
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 

回复

25

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
littleshrimp 发表于 2015-10-28 14:54
试试在DAC输出的数据中加上一个直流偏置电压试试
比如你现在的数据是0~4096 把它改成2048~4096或者2048~(2 ...

我的数据是加完偏置的,数据是0-255的完整正弦波(板子上的DA芯片是TLC5620,8位的DAC),rom数据是没问题的。
此帖出自FPGA/CPLD论坛
 
 
 

回复

25

帖子

0

TA的资源

一粒金砂(中级)

4
 
littleshrimp 发表于 2015-10-28 14:54
试试在DAC输出的数据中加上一个直流偏置电压试试
比如你现在的数据是0~4096 把它改成2048~4096或者2048~(2 ...

另外我也试过把数据向你说的一样加“偏置”,改成范围改成(127-64)到(127+64),也不行,事实上图中的波形正是该范围下的波形。如果不加偏置的话,波形更是不堪入目。
此帖出自FPGA/CPLD论坛

点评

放一个DAC外转电路的原理图看看吧  详情 回复 发表于 2015-10-28 16:15
 
 
 

回复

9790

帖子

24

TA的资源

版主

5
 
mikegody 发表于 2015-10-28 15:52
另外我也试过把数据向你说的一样加“偏置”,改成范围改成(127-64)到(127+64),也不行,事实上图中的 ...

放一个DAC外转电路的原理图看看吧
此帖出自FPGA/CPLD论坛

点评

电路图已上传,我之前也注意到芯片的输出端没有使用接地电容,但是并不认为这会导致输出的那种问题.  详情 回复 发表于 2015-10-28 16:44
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 
 

回复

25

帖子

0

TA的资源

一粒金砂(中级)

6
 
littleshrimp 发表于 2015-10-28 16:15
放一个DAC外转电路的原理图看看吧

电路图已上传,我之前也注意到芯片的输出端没有使用接地电容,但是并不认为这会导致输出的那种问题.

1111.png (131.67 KB, 下载次数: 0)

1

1
此帖出自FPGA/CPLD论坛

点评

你的VREF接到哪了?  详情 回复 发表于 2015-10-29 08:48
 
 
 

回复

483

帖子

0

TA的资源

纯净的硅(初级)

7
 
感觉要加负电源
此帖出自FPGA/CPLD论坛

点评

所谓负压不也是相对某个电压的值(例如电源地)吗,不用负压也是可以的吧。  详情 回复 发表于 2015-10-29 08:48
 
 
 

回复

9790

帖子

24

TA的资源

版主

8
 
mikegody 发表于 2015-10-28 16:44
电路图已上传,我之前也注意到芯片的输出端没有使用接地电容,但是并不认为这会导致输出的那种问题.

你的VREF接到哪了?
此帖出自FPGA/CPLD论坛

点评

2.5V  详情 回复 发表于 2015-10-29 09:06
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 
 

回复

25

帖子

0

TA的资源

一粒金砂(中级)

9
 

所谓负压不也是相对某个电压的值(例如电源地)吗,不用负压也是可以的吧。
此帖出自FPGA/CPLD论坛

点评

你加了偏执也可以,我觉得是不是某个地方的计算有问题,低于某个值就被计算成0了?单步走看看  详情 回复 发表于 2015-10-29 17:51
 
 
 

回复

25

帖子

0

TA的资源

一粒金砂(中级)

10
 
littleshrimp 发表于 2015-10-29 08:48
你的VREF接到哪了?

2.5V
此帖出自FPGA/CPLD论坛

点评

检查一下你的数据吧,试试输出0~255的锯齿波试试 现在的输出已经是0~VREF了。  详情 回复 发表于 2015-10-29 09:13
 
 
 

回复

9790

帖子

24

TA的资源

版主

11
 

检查一下你的数据吧,试试输出0~255的锯齿波试试
现在的输出已经是0~VREF了。
此帖出自FPGA/CPLD论坛
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 
 

回复

1781

帖子

0

TA的资源

五彩晶圆(中级)

12
 
有没有试一试用示波器看看别的DA输出引脚是否有输出??
此帖出自FPGA/CPLD论坛
个人签名只有求知欲,没有求偶欲的人是植物,只有求偶欲,没有求知欲的人叫动物,既没求知欲,又没求偶欲的人是矿物。
 
 
 

回复

483

帖子

0

TA的资源

纯净的硅(初级)

13
 
mikegody 发表于 2015-10-29 08:48
所谓负压不也是相对某个电压的值(例如电源地)吗,不用负压也是可以的吧。

你加了偏执也可以,我觉得是不是某个地方的计算有问题,低于某个值就被计算成0了?单步走看看
此帖出自FPGA/CPLD论坛
 
 
 

回复

25

帖子

0

TA的资源

一粒金砂(中级)

14
 
前段时间因为忙别的,就把这搁置了,今天重新改了改程序,终于出了正确的波形。之前没出来现象,是因为程序中的时序上除了问题,虽然做了仿真,但是看的并不仔细,这也算一个教训了吧。另外@littleshrimp一直不吝指导,十分感谢

IMG0183A.jpg (62.42 KB, 下载次数: 1)

现象

现象
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表