学模拟+谁是音频时钟的“老板”？

leijiayou

学模拟+谁是音频时钟的“老板”？ [复制链接]

谁是音频时钟的“老板”？ deyisupport./blog/b/analogwire/archive/2013/11/20/51578.aspx 看了这篇文章，学习了很多，感谢作者的分享。。。 有以下总结： 第一，IIS的本质是同步的搬运音频数据。 与spi类似，也是一种总线接口 第二，作为总线，时钟是心脏 时钟不准，必定会导致数据抖动 第三，CK与MCK一样重要，当然一般都是同一时钟源分频得来的 即MCK抖动，CK也会抖动 以上纯属个人理解，如有错误，请指正。 留下几个问题请假： 第一：文中：“许多现代的音频转换器现在都集成了一个 PLL，以通过慢 BCK 产生 MCK。这样做很有效。但是，您应该注意，使用 PLL 时始终都会有产生抖动的可能，从而降低了音频性能” 这句话，为啥使用PLL都会产生抖动？？？ 是PLL的本身工作原因导致时钟抖动，还是其他原因？？ 第二，文字“如果在晶体源驱动 ADC 或是 DAC 两者之间选择，请您选择通过一个晶体产生源来运行 ADC。如果输入很糟糕，那么您做什么都于事无补！（就像您不可能把烂泥打磨光亮！）” 源头槽糕是没法弥补的，但最终的需求是输出 这个俺认为是一个平衡的选择（两者得其一，平衡自己所需），根据具体情况做相应的选择。 这样理解是否可以？？？ 第三，如用TI的codec芯片，一般有两路IIS 即一路ADC到主控，另一路主控到DAC 如果这时候，主控提供的MCK有一定的误差，请问会导致那些影响？？？（注：这是假设，当然一般情况下会选择好适当的时钟源） 期待指正与解答。。。。。 谢谢。