2762|0

7

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

急!请问各位大侠 Virtex6 Rapidio modelsim 仿真ireq_rdy_n 拉高后不变低得原因 [复制链接]

大家好 我在用modelsim仿真Rapidio的时候 开始发送时, ireq_sof_n 低脉冲后,ireq_rdy_n 由低变高后就不再变低了,导致无法继续写数,请问各位这是什么原因引起的?
port_initialized    lnk_trdy_n   lnk_rrdy_n   mode_sel  均正常,我用的是4x通道。时序图如下? 请大家帮助,谢谢!!

srio_log.png (95.16 KB, 下载次数: 1)

srio_log.png
此帖出自FPGA/CPLD论坛
点赞 关注
个人签名FPGA
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表