【 信号处理】数字滤波器的实现VHDL

jishuaihu

【 信号处理】数字滤波器的实现VHDL [复制链接]

基于FPGA的数字滤波器

quartus  II工程文件，所包含的文件包括：

firfilter.vhd       三阶八位的FIR
firfilter1.vhd      改进的FIR

fir_lut查表法FIR
filter.vhd    读入数据和将串进数据变换为查表地址；
lut.vhd       按输入的查表地址读出相应的数据；
shift_add.vhd 将lut模块输出的数据进行移位相加，并输出最后结果；
control.vhd   将以上三个模块联接起来。

iirfilter.vhd     简易的IIR

 

eeleader

顶顶顶！