【AN 翻译】应用笔记 Stellaris MCU 设计指导翻译

Study_Stellaris

【AN 翻译】应用笔记 Stellaris MCU 设计指导翻译 [复制链接]

最近看到有新的应用笔记，正在查阅，就试着翻译了一下，分享给大家，不妥之处，请指正！

                                                                                                    Stellaris MCU 系统设计指导
Stellaris MCU 是集成了大量接口和具有较强的处理能力，因此，当创建原理图和制作电路板的时候有很多因素要考虑。在这个指导文件中，按照推荐来设计，将会增强你在第一次上电后板子能工作起来的信心。

内容

1.         介绍

2.         使用本指南

3.         一般设计信息

4.         特殊设计信息

5.         PCB Layout 例子

6.         系统设计例子

7.         总结

8.         参考文档

 

1.       介绍

一般设计信息部分是对大部分设计有效的，包括原理设计，PCB Layout，晶振和调试访问等。特殊设计信息描述的是特殊的外设和需要考虑的事情，选择相关信息。TI 也包括一些参考设计，可查看相关资源。

2.       使用本指南

 

在此指南中的一些信息本打算覆盖为典型方案的设计中的一些问题，但是，由于系统之间的差异性，不可避免有些冲突和潜在取舍，尤其是在高性能的模拟电路、射频、大电流和大电压的设计中。如果你的电路中有这些特性就超出了本应用笔记的范围，就需要特殊考虑。

可能存在的情况是，在优先的和可接受的情况下差异是存在的。这些差异符合大小、成本、layout 限制等最优设计的情况下的事实情况。

当考虑哪种实践被应用到设计中，I/O 切换速率和电流是最重要的因素之一。如果在 Stellaris 外设引脚上只是在低速，低电流，则 acceptable-practice 规则就足够了。如果是存在高速的切换，尤其是并行传输（如 EPI 模块），则推荐 best-practice.

注：本指南中的有些信息直接来自某些单个的 Datasheet.MCU 的 datasheet 是为某一颗 MCU 而定义的，可能包含本指南中所没有的特殊的要求。

3.       一般设计信息

本部分包含可应用到大部分 Stellaris MCU 的设计信息：

a)         电源

b)        复位

c)         晶振

d)        Jtag 接口

e)         系统

f)         所有外部信号

3.1 电源

       本部分是有关 MCU 的电源

3.1.1

      
       Stellaris MCU 只需要一个单独的 3.3V 供电。其它的供电通路都是有片上 LDO 产生。可见的内部供电通路是内核电压（VDDC 或者 VDD25）因为有专用的电源引脚和退藕电容。

       有些 Stellaris MCU 允许通过外部电源来给 VDDC 来供电，见 datasheet 中的 System Control 章节的 Power Control 部分来决定是否可以用外部供电。在特定的应用中，设计者可能希望通过开关电源来减少在 VDDC 中的损耗。典型的开关电源效率是 85%，而 LDO 从 3.3V 到 1.2V 的效率是 36%.

       通过 VDDC 来供电时避免潜在的电源时序问题的最简单方法是使用 VDD（+3.3V）作为 VDDC 开关的电源输入。对特殊的时序要求，见相应的 Datasheet.

       如果使用外部的 VDDC ，则片上 LDO 必须任然在输出上有过滤电容，详见相关内容。

       使用外部的 LDO 除了一个很小的能耗差之外比内部 LDO 没有更多优势。

       在通常的 MCU 操作中，供电要遵循 datasheet 中 （Vdd（min） 和Vdd （max））的限制。为了使片上的模拟模块有理想的性能，供电必须很好地整流和降噪。如音频转换、继电器等噪音源和其他开关电源电路应该有他们独立的供电通道，尤其是 ADC 性能比较重要的时候。

       当 Vdd  供电通道达到 POR 的门限 Vth时MCU 内部的 POR 电路 releases.BOR 是更精确的供电通道监视且通常用来在供电通道掉到操作范围以外后保持 MCU 在复位状态。在一些 Stellaris MCU 中，默认的 BOR 动作是产生一个系统复位。然而，在其它的一些 Stellaris MCU 中，仅仅产生一个中断，要配置才能产生复位。推荐使用 BOR 功能。

       在 Power-on，Brown-out，或者 watchdog 超时条件后外部的监视器也可被用来触发外部复位引脚 RSTn.

3.1.2 LDO 过滤电容

      
所有的 Stellaris MCU 都有一个片上的电压调节器来给内核供电。在大多数 MCU 中， LDO 输出脚必须和 VDDC 电源脚相连。电压调节器需要过滤电容才能正常工作（见相应 Datasheet 中 CLDO 的参数值）。

LDO 的电容值是 LDO 和 VDDC 脚上电容值之和。典型的，LDO 脚上电容是 1-2.2 uF，VDDC 脚上是 0.1uF.

推荐的 LDO 电容是 2.2uF 10-25V X5R/X7R 20% 或更好。Z5U dielectric 电容不推荐。

如果使用外部的 VDDC ，LDO 脚仍需电容，即使没接。

3.1.3退藕电容

      
理想情况下，Stellaris MCU 应该在每一个电源脚附近有一颗退藕电容，值一般是 0.01uF 或者 0.1uF 且应该在靠近 MCU 地方伴随着一个大电容。MCU 连接 Vdd 和 VDDA 的大电容典型值是 2uF 和 22uF，在某些应用中在此范围内上限值的电容提供可测量的降低纹波，尤其是电路板没有可靠的电容和地的时候。当 MCU 连接到高速接口或者需要给 多个 GPIO 脚提供大电流（大于 4mA）的时候这显得特别重要。

为了最理想的性能，在每对电源/地附近放置一个退藕电容。至少，在 MCU 封装的每一边应放置一个退藕电容。VDDC 引脚应该总是有一个邻近的退藕电容。

退藕电容应该是 10-25V X5R/X7R 陶瓷类型的。Z5U 结缘型电容不推荐。

大多数的陶瓷电容随着电压的升高而容值减小。只有降低容值来避免使电容靠近评估电压值才是可被接受的。X7R 电容在 rated 电压是可能失去 15-20% 的容值而 Y5V 可能失去 75-80%.

 

3.1.4 隔离电源通道和地通道

      
Stellaris MCU 被设计为对 VDD 和 VDDA 引脚直接连接到同一个 3.3V 电源。有些应用为了模拟性能更好可能要将 VDDA 从 VDD 中分离开来。在分开之前，需要重新检查片上模块是怎么供电的。MCU datasheet 有一张图介绍电源的分配。

过滤包括邻近过滤电容的低值电阻或者电感来形成低通滤波。

如果 VDD 和 VDDA 是分开的，电路必须保证电源的供应和移去是同时的。由于这个原因，独立的电压调节器是不推荐的。

GND 和 GNDA 引脚应该一直连接在一起，最好是固定的地盘或者覆铜层。

3.2 复位

       本节描述与复位相关的设计

3.2.1 外部复位引脚电路

      
通常不需要特殊的外部复位电路。Stellaris MCU 有片上的带延迟的 POR 电路来处理上电时的情况。

RST 可连接到 +3.3V。为了灵活性和噪音抑制，推荐在 +3.3V 连接一个电阻（1KΩ），在地连接一个电容（0.1uF）。后者也允许 JTAG 调试接口的来驱动。

       由于 RST 像大多数片上外设一样直接通向内核，因此对其降噪很重要。这对那些引进了开关电源的快速转变可能会耦合到复位线内。复位的 PCB 不先应该少于 2“ 且远离噪音信号。不要将复位布线到板子的边缘或者并行与快速转换的路线。

       电容应该尽可能地靠近引脚。

       如果 RST 信号源在另一块板子上，最好在 Stellaris 板子上加一个 buffer IC 来过滤信号。

       一个简单的按键可以用来手动复位。避免按键弹起和漏电感对 RST 脚上升得影响，串联一个低值电阻（100 Ω）到按键。

3.3 晶振

       本节描述有关晶振的设计。

待续......

[ 本帖最后由 Study_Stellaris 于 2011-10-17 11:42 编辑 ]

sphinz

我也在看这个文档呢。抓紧时间翻译啊！

蓝雨夜

:carnation:

songhaifei

好东西~