65nm工艺及其设备

ruopu

65nm工艺及其设备 [复制链接]

1 引言

65nm工艺及其设备是2006年全球半导体产业热门话题之一[1，2]。全球半导体市场"霸主"英特尔于2005年底，2006年初采用65nm工艺量产处理器，比国际半导体技术蓝图ITRS 2003要求2007年实现65nm工艺的规划整整提前了1年。英特尔已推出用于高性能处理器的标准65nm工艺，P1264，还推出用于超低功耗网络处理器和笔记本电脑芯片组的新型65nm工艺P1265，采用P1264工艺所产生的漏电流为0.1nA/μm，比P1264低1000倍。P1264已于2005年底量产，P1265将于2007年量产。英特尔将集中大量财力、人力量产65nm芯片，2005年4月英特尔原CEO贝瑞特在以色列开展业务活动30周年庆典上指出："英特尔将投入大量资金（约50亿美元），用于升级到65nm生产工艺。"2005年6月英特尔新上任CEO欧得宁声称："要在5座φ300nm晶圆厂导入65nm工艺，这样可比现有90nm工艺于节约相关成本20亿美元。"英特尔量产65nm芯片的做法是提升现有晶圆厂的工艺水平，将90nm工艺设备换成65nm工艺的相应设备，这样其支出仅相当于建一座全新65nm厂房及设备的1/3。英特尔还宣布要增大65nm处理器的发货量，在2006年内将超过90nm处理器收发货量，最终达总处理器发货量的80％以上。

全球半导体产业领域内，能单独在自家的65nm芯片电子厂商恐怕只有屈指可数的一二家，如全球半导体市场的"老大"英特尔和"老三"TI，大多数IC厂商只能望而却步，如英飞凌董事长CEO Wolfgang Ziebart明确表态，不会兴建90nm以上的产能，而是要向轻晶圆策略转变，这表明英飞凌目前无意向自己的65nm投资生产线，而是与其他IC厂商联合研发65nm工艺和芯片，如由英飞凌与飞利浦、ST微电子组成的Grolles 2联盟共同研发56nm工艺；英飞凌与特许签订65nm逻辑集成电路代工协议；英飞凌与IBM、特许和三星达成联合开发65/45nm技术项目等。因此，大多数IC厂商只能与英飞凌一样走联合开发和量产65nm芯片之路，如以富士通、NEC电子、瑞萨、东芝为核心的日本11家主要半导体厂商组成的半导体前沿技术研发协会（Selete）联合研发65nm工艺；台积电、飞利浦与ST微电子联合开发65nm技术；IBM与AMD携手研发65nm工艺；台积电、ARM、Artisa、国丰和Synopsys五方联合开发65nm芯片；以及赛员思与台联电、东芝合作开发65nm FPGA等[3]。由此看来65nm工艺将成为IC制造业的分界线，它可能会引发一场全球半导体产业重大兼并或整合。

2 光刻工艺与193nm ArF/浸入式光刻机

关于90/65/45nm光刻工艺制程路线，业内大多数人士认为，采用193nm ArF Stepper（准分子激光扫描分步投影光刻机）完成90nm光刻工艺；采用157nmF2光刻机完成65nm光刻工艺；采用13.4nmEUV光刻机完成65nm光刻工艺。如英特尔光刻工艺原制程路线为：2003年采用193nm ArF光刻机解决90nm光刻工艺；2005年采用157nmF2光刻机解决65nm光刻工艺；2007年采用EUV光刻机解决45nm光刻工艺。可是，2003年5月英特尔重新调整光刻工艺制程路线，放弃157nmF2光刻，试图扩展193nmArF光刻技术，以用于65/45nm光刻工艺，并希望193nmArF光刻机是干法。因此完成65nm光刻工艺有两条途径：一是采用193nmArF光刻机；二是采用193nm侵入式光刻机。前者是英特尔，倡导和积极使用方。提高193nmArF光刻机分辨率的主要方法是：（1）增大光学透镜的数值孔径NA，NA达0.85－0.90；（1）增强"光学光刻的穿前工程"[4，5]主要包括0PC（光学邻近校正）和PSM（相位移掩模版）等。OPC用来补偿由于邻近效应而引入的不希望得到的版图变形。虽然传统的OPC设计考虑了设计优化和工艺变动规则，但是它建立在最差的情况下，会导致非常差的模拟结果。使得实现设计目标变得非常困难。为此，OPC设计要采用可制造性设计（DFM）。并要求以光刻/分辨率增强技术（RET）为核心的DFM与以良率/工艺为核心的DFM相结合，形成一个完整的DFM，以强化从设计到晶圆的流程，这要求芯片设计师、EDA工具制造者，OPC设计师，光刻机供应商和掩模版供应商共同努力和紧密合作。目前OPC已由基于规则的校正演变为基于模型的校正。建立65nmOPC模型仅需6周时间，计算工作量可能需150个CPU[6，7]，采用193nm ArF光刻机完成65nm光刻机所要求的光刻波前工程要比采用193nm侵入式光刻机复杂。据称一套65nm光刻机掩模版的费用高达500－600万美元，如些昂贵的价格也只有财大气粗的英特尔能够承担。

采用193nm侵入式光刻机完成65nm光刻工艺的响应者是IBM、台积电和比利时微电子中心，台积电和IMEC分别于2005年采用ASML Twin ScanAT：1250i型193nm侵入式光刻机（NA 0.85）用于65nm光刻工艺。193nm侵入式光刻机与193nm光刻机相比，前者用水替代空气相当于193nm波长缩短到134nm，提高其分辨率。为了进一步提高193nm侵入光刻机分辨率，有两种办法：（1）增大NA使NA≥1.0，如2005年夏美国半导体芯片制造技术研究与开发联合体Sematech和英国Exitech公司联合推出全球首款NA1.3的193nm侵入式光刻机，用于65/45nm光刻工艺。世界三大光刻机制造商ASML、尼康和佳能都将在2006－2007年推出NA≥1.2的193nm侵入式光刻机[8]；（2）研发高折射率的侵入液体。2004年底日本东京JSP公司利用193nm侵入式光刻机技术和基于其Solonx高折射率解决方案成功推出折射为1.64的侵入液体，并用于32nm光刻工艺。2005年3月JSR又研发出折射率为1.664的侵入液体，这两当于把193nm波长缩短到116nm；如果把侵入液体的折射率提高至1.8，则相当于把193nm波长缩短到107nm，大大提高了其分辨率[9]。

3 超浅结工艺与中电流/高电流离子注入机

65nm工艺要求离子注入后的超浅结深为15nm。目前离子注入机为高电流低能量，很难在低能量和高生产率前提下实现超浅结工艺。为此，必须对高电流离子注入机进行重新设计。经研究发现，采用较高分子量掺杂材料（如B10H14或B18H22）替代B进行等效离子掺杂，既可以避免现有离子注入机结构和设计的变更，又可以达到超浅结工艺的目的，采用等效离子掺杂（DP型掺杂）可使中电流离子注入机的离子来电流和掺杂能量提高10－20倍，同时还可减轻隧道效应和同时对掺杂表面进行无定型化处理[10]。现有3种新型离子注入机都可满足等效离子掺杂，如宽带式离子束1－D机械扫描（VSEA VIISta－80）；斑点式离子束2－D机械扫描（AMAT.Quan5wm－×）；扫描斑点式离子束1－D机械扫描（Nissin Exceed）。Exceed的中电流离子注入机是一种新型多功能离子注入机（MPI），采用等效离子掺杂时，等效离子注入能量范围为100－750eV，φ300mm晶圆的倾斜角度0°±60°时，离子注入角度变化范围都在0.11°以内，注入速度大于375晶圆/h，有人对较高分子量掺杂材料高电流（14mA）等效离子掺杂进行深入研究，认为等效离子掺杂不仅可采用中电流离子注入机，还可扩大到等效低能量、高电流离子注入。

4 铜互连工艺与PVD/ALD设备

铜互连工艺通常采用双嵌入式工艺，上下层铜导线之间通过微通孔（Via）互相连接。双嵌入式工艺中，首先要沉积一层电介质，然后二次光刻和蚀刻在电介质层中蚀刻出微通孔和铜导线沟槽结构。为了防止铜的快速扩散，必须紧接沉积一层铜阻挡层，最后，沉积一层铜种子层。目前阻挡层/种子层的沉积主要采用PVD（物理气相沉积）设备。PVD设备含有3种工艺腔：（1）预清腔，用氩气溅射和反应溅射方法清除前制程的残余；（2）阻挡层沉积腔，沉积氮化钽和钽作为阻挡层；（3）种子层沉积腔，沉积铜。阻挡层沉积腔运用DDEF（氮化钽沉积＋钽沉积＋刻蚀＋再覆盖）的工艺，而微通孔的沟槽（Trench）表面覆盖氮化钽和钽的组合层，以阻挡铜向电介质层扩散。目前阻挡层沉积腔在磁体设计上有两个改进：（1）使用LDR Magnet（低沉积速率磁铁）来控制钽和氮化钽的沉积速率在0.5－1.5nm/s；（2）使用可控制电磁体作为腔壁磁体，在沉积和蚀刻时分别控制腔内磁场和点浆分布[11]。对于65nm工艺，阻挡层占了铜内连接导线的模截面积的一小部分，严重影响了铜导线的有效阻值。解决办法是采用更薄的阻挡层，最好采用ALD（原子层沉积）设备[12]。PVD形成的氮化钽是TaN0.5，其电阻率小于200μΩ·cm，ALD形成以氮化钽才能真正的TaN，因为它具有高含氮量和无定型结构。

5 CMP工艺与低应力CMP设备

铜互连，低k绝缘层和CMP已成为90/65nm工艺的标准制程[13－16]。65nm CMP工艺要求采用低应力CMP设备，以减小对低k绝缘层的破坏，提高晶圆表面平整度和降低晶圆表面的凹坑和侵蚀。应用材料公司认为，65nm工艺最合适的压力约为8.273kPa。日本Seleta认为，对于k为1.8－1.6的低k绝缘层，最佳压力为10kPa的多种新型低应力CMP设备，如：（1）应用材料推出Reflexion LK CMP设备，压力≤6.894kPa，并采用多区抛光头；（2）应用材料推出新型ECMP设备，即电化学机械抛光设备，压力为3.45kPa。它的最大特点是采用电解液替代传统的研磨液，将基于充电去除铜的传统CMP研磨垫相结合；（3）尼康推出NPS 3301 CMP 设备，压力为0.345kPa，它具有自动化程度高、灵活的加工平台适合单步和多步的抛光加工、精确的监控器直接测量晶圆的平整度、晶圆的移入和转换快速可靠以及加工过程干进干出等优点。

6 清洗工艺与无损伤清洗设备

据ITRS 2004对65 nm晶圆表面上各种沾污的要求，清洗后每个晶圆表面上含颗粒直径32.5 nm个数小于80个，在栅氧化物总合(GDI)表面金属(原子)小于5.0×109个，在基底表面金属(原子)小于5．0×lO10个，表面碳素(原子)小于1.2×1013个：并要求在清洗过程中的单晶硅和氧化硅损失量达O.05nm，要达到上述条件，必须避免采用常用的超声波清洗设备，要采用单片晶圆清洗技术。清洗设备供应商SEZ公司声称，其设备可在无结构损伤和氧化硅损失量小于O.05nm条件下去除掉80％甚至更多的颗粒[17]。TEL公司推出雾化喷射清洗设备，它可在无结构损伤下有选择性地去除颗粒，氧化硅损失量只有O.05 nm。在65nm铜互连和低k绝缘层光刻胶去除和清洗工艺方面也带来新的挑战，要开发新的光刻胶去除工艺，它不再需要光刻胶去除后的溶液清洗工艺，如采用氢原子或质子进行光刻胶去除；尝试采用热分解的办法去除光刻胶等。

总之，65nm工艺已量产化，相应的65nm设备会更加成熟、稳定和可靠。

1234

多谢斑竹分享！国内主流生产技术仍是180nm，差距还是蛮大啊，中国，加油！！

wuqiang198

希望我们自己国家能早日赶上国外的工艺水准

sunxueyun

:P 国内工艺不论多少的，关键工艺设备部还都是国外的，:'( :'( 悲哀