CycloneIII的FPGA能锁死JTAG吗？

littleshrimp

CycloneIII的FPGA能锁死JTAG吗？ [复制链接]

 

我最近拆了一个宝马的热成像相机， 里边的FPGA是ALTERA的EP3C25U256A7N。我现在想尝试逆向PCB后直接在这个FPGA上做开发，看PCB好像预留了JTAG测试点，但是不知道这种FPGA厂家有没有可能在出厂时把它锁死不允许再次开发？

 

cruelfox

玩过altera cyclone 1,2,3,4代的表示，没听说过JTAG锁死的说。

tagetage

 1 FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。

AS模式(active serial configuration mode):FPGA器件每次上电时作为控制器，由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，从配置器件EPCS主动发出读取数据信号，从而把EPCS的数据读入FPGA中，实现对FPGA的编程配置数据通过DATA0引脚送入 FPGA，配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。

PS模式(passive serial configuration mode)：则由外部计算机或控制器控制配置过程。通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件来完成，EPCS作为控制器件，把FPGA当作存储器，把数据写人到FPGA中，实现对FPGA的编程。该模式可以实现对FPGA在线可编程。在下载配置的时候对于Cyclone II的器件，如EP2C8，在JTAG下载方式对应.sof，AS下载方式对应.pof。

JTAG：JTAG是直接烧到FPGA里面的 由于是SRAM  断电后要重烧，AS是烧到FPGA的配置芯片里保存的 每次上电就写到FPGA里。

一般情况下，Cyclone II开发板上应该有两种下载模式，AS和JTAG。

AS就是下载.pof文件到EPCS中。而JTAG就是下载.sof文件到FPGA中的RAM中。

关于JTAG的原理，大家可以参考OPEN-JTAG 开发小组写的《ARM JTAG 调试原理》。JTAG、BDM 都比较类似，实际上是将仿真功能嵌入到芯片内部，接上比较简单的调试工具就可以进行开发了，省掉了高价的仿真器。

JTAG 调试用到了 TCK、TMS、TDI、TDO 和 TRST这几个脚。其中 TRST 是用来对TAP controller进行复位的，它不是必须的。通过在 TMS脚也可以使 TAP controller复位。

Test Clock Input (TCK)

TCK为 TAP的操作提供了一个独立的、基本的时钟信号，TAP 的所有操作都是通过这个时钟信号来驱动的。TCK在 IEEE 1149.1 标准里是强制要求的。

Test Mode Selection Input (TMS)

TMS信号用来控制 TAP状态机的转换。通过 TMS信号，可以控制 TAP在不同的状态间相互转换。TMS信号在 TCK的上升沿有效。TMS在 IEEE 1149.1 标准里是强制要求的。

Test Data Input (TDI)

TDI 是数据输入的接口。所有要输入到特定寄存器的数据都是通过 TDI 接口一位一位串行输入的（由 TCK驱动）。TDI在 IEEE 1149.1 标准里是强制要求的。

Test Data Output (TDO)

TDO 是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过 TDO 接口一位一位串行输出的（由 TCK驱动）。TDO在 IEEE 1149.1 标准里是强制要求的。

Test Reset Input (TRST)

TRST 可以用来对 TAP Controller 进行复位（初始化）。不过这个信号接口在 IEEE 1149.1标准里是可选的，并不是强制要求的。因为通过 TMS也可以对 TAP Controller进行复位（初始化）。

FPGA在正常工作时，它的配置数据存储在SRAM中，加电时须重新下载。在实验系统中，通常用计算机或控制器进行调试，因此可以使用PS。在实用系统中，多数情况下必须由FPGA主动引导配置操作过程，这时FPGA将主动从外围专用存储芯片中获得配置数据，而此芯片中FPGA配置信息是用普通编程器将设计所得的.pof格式的文件烧录进去。

专用配置器件：EPC型号的存储器

常用配置器件：EPC1，EPC2，EPC4，EPC8，EPC1441(现在好像已经被逐步淘汰了)等，对于Cyclone II系列器件，ALTERA还提供了针对AS方式的配置器件,EPCS系列.如EPCS1，EPCS4配置器件也是串行配置的。注意，他们只适用于cyclone系列。

littleshrimp

cruelfox 发表于 2021-9-13 11:53 玩过altera cyclone 1,2,3,4代的表示，没听说过JTAG锁死的说。

cyclone没有像xilinx FPGA那种efuse对吗？

ou513

玩过cyclone 4，木有听说锁死JTAG的，但是这个量产产品只需烧录配置芯片flash就行了，没有预留JTAG接口很正常啊

littleshrimp

tagetage 发表于 2021-9-13 12:59  1 FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。 ...

谢谢

littleshrimp

ou513 发表于 2021-9-13 13:35 玩过cyclone 4，木有听说锁死JTAG的，但是这个量产产品只需烧录配置芯片flash就行了，没有预留JTAG接口很正 ...

这个板子预留了一些测试点，看右边2*5的排列感觉JTAG的可能性比较大，要是能再次开发准备尝试给PCB做一个逆向工程，然后直接用它。

现在器件不好买，一个板对板连接器都要几十块钱，EP3C25U256A7N这颗料更是贵的离谱，现货网站价格1000+。

 

IC爬虫

好奇用的时哪个型号的热成像相机？

 

littleshrimp

IC爬虫 发表于 2021-9-13 15:04 好奇用的时哪个型号的热成像相机？  

FLIR EX全系列用的好像都是这个传感器，低像素通过软件限制的。另外还有FLIR ETS320 。

wsmysyn

littleshrimp

wsmysyn 发表于 2021-9-13 16:05

看来还真能 不知道是怎么实现的 是物理禁用 还是当前固件运行时禁用

wsmysyn

littleshrimp 发表于 2021-9-13 17:10 看来还真能 不知道是怎么实现的 是物理禁用 还是当前固件运行时禁用

这个我也没查到, 在quartus上也没看到哪里设置, 就这个cyclone III的ds里边描述了,

在cyclone IV的ds里边都没看到这个描述

如果内部没有otp控制的话, 估计就是软件改变jtag为普通io吧, 类似于单片机把swd接口改变成io, 

可能不是为了保护,只是为了扩展IO目的？具体可能得找altera的人问问到底是什么意思了

littleshrimp

wsmysyn 发表于 2021-9-13 17:29 这个我也没查到, 在quartus上也没看到哪里设置, 就这个cyclone III的ds里边描述了, 在cyclone IV的ds ...

刚才测了一下，看着像JTAG的测试点是背面FLASH的，这个想法估计要凉凉。

wsmysyn

littleshrimp 发表于 2021-9-13 18:41 刚才测了一下，看着像JTAG的测试点是背面FLASH的，这个想法估计要凉凉。

电路有了, 是不是可以自行改动一下, 把jtag口接出来？

littleshrimp

wsmysyn 发表于 2021-9-13 19:09 电路有了, 是不是可以自行改动一下, 把jtag口接出来？

如果没有对应测试点 在BGA下边飞出JTAG线难度太大了

IC爬虫

littleshrimp 发表于 2021-9-13 16:01 FLIR EX全系列用的好像都是这个传感器，低像素通过软件限制的。另外还有FLIR ETS320 。

FLIR 的器件就上千了，楼主你这个是哪里二手淘来的吗？

littleshrimp

IC爬虫 发表于 2021-9-13 19:59 FLIR 的器件就上千了，楼主你这个是哪里二手淘来的吗？

咸鱼上淘的

wsmysyn

littleshrimp 发表于 2021-9-13 19:52 如果没有对应测试点 在BGA下边飞出JTAG线难度太大了

哦, 我以为你有了电路要重新layout呢,