社区导航

 

搜索
查看: 226|回复: 1

[FPGA开发] 【工程源码】基于FPGA的图像处理之行缓存(linebuffer)的设计

[复制链接]

367

TA的帖子

2

TA的资源

纯净的硅(初级)

Rank: 4

发表于 2020-2-17 19:36 | 显示全部楼层 |阅读模式

背景知识
    在FPGA数字图像处理中,行缓存的使用非常频繁,例如我们需要图像矩阵操作的时候就需要进行缓存,例如图像的均值滤波,中值滤波,高斯滤波以及sobel边缘查找等都需要行缓存设计。这里的重要性就不在赘述。
2 FPGA实现

01.png

 

如图1所示,我们要设计n行同时输出,就串联n行。Line_buffer的大小设置由图像显示行的大小(图像宽度)决定。例如480*272 (480)。下面我们将采用更加灵活的方法来设计行缓存(linebuffer),使用fifo来设计。

02.png

如图2所示,我们设计了3行行缓存,总共使用了三个fifo。
FPGA源码:
1  line_buffer_top模块

03.png 04.png

 

如果我们需要缓存5行,7行或更多只需要增加i。这样使得我们的设计更加容易移植和维护。
2 line_buffer 模块

05.png 06.png

 


如果需要移植到其他FPGA芯片我们只需要将FIFO替换,或者修改scfifo_component.intended_device_family = "Cyclone IV E"为相应的器件。
RTL viewer

07.png

 

如图3所示,整个linebuffer由3个line_buffer组成,最终输出3行缓存数据。
仿真顶层:

08.png 09.png

 


仿真结果:

10.png 11.png

此帖出自Altera SoC论坛


回复

使用道具 举报

252

TA的帖子

4

TA的资源

管理员

Rank: 13Rank: 13Rank: 13Rank: 13

发表于 2020-2-18 15:19 来自手机 | 显示全部楼层
特地跑来看小梅哥


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/4 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-4-2 11:32 , Processed in 0.112322 second(s), 18 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表