FPGA内存控制

guolonghui

FPGA内存控制 [复制链接]

两个摄像头同时采集写入内存，然后一起到vga显示，但是图像的交错的，各位大神看看是什么原因呢，谢谢

Sdram_Control_4Port u8 ( // HOST Side
.REF_CLK(CLOCK_50),
.RESET_N(1'b1),
.CLK_100OUT(CLOCK_100),

// FIFO Write Side 1
.WR1_DATA    ({mCMOS_R,mCMOS_G,mCMOS_B}),
.WR1    (mCMOS_DVAL_d),
.WR1_ADDR    (0),
.WR1_MAX_ADDR    (640*480),
.WR1_LENGTH    (9'h100),
.WR1_LOAD    (wSYNC),
.WR1_CLK    (CMOS_PIXCLK),

// FIFO Read Side 1
.RD1_DATA    ({Image_Read_R,Image_Read_G,Image_Read_B}),
        .RD1    (VGA_Read_Req),
        .RD1_ADDR    (0),
.RD1_MAX_ADDR    (640*480*2),
.RD1_LENGTH    (9'h100),
        .RD1_LOAD    (!DLY_RST_0),
.RD1_CLK    (VGA_CTRL_CLK),

// FIFO Write Side 2
.WR2_DATA    ({mCMOS_R_NEW,mCMOS_G_NEW,mCMOS_B_NEW}),
.WR2    (mCMOS_DVAL_d_NEW),
.WR2_ADDR    (640*480),
.WR2_MAX_ADDR    (640*480*2),
.WR2_LENGTH    (9'h100),
.WR2_LOAD    (wSYNC_NEW),
.WR2_CLK    (CMOS_PIXCLK_NEW),

// SDRAM Side
.SA    (SDR0_ADDR),
.BA    (SDR0_BA),
.CS_N    (SDR0_CS_N),
.RAS_N    (SDR0_RAS_N),
.CAS_N    (SDR0_CAS_N),
.WE_N    (SDR0_WE_N),
.DQ    (SDR0_DQ),
.DQM    (SDR0_DQM)
,.SDR_CLK    (SDR0_CLK)
);
请各位大侠指教！方便的话帮我看下代码？不胜感谢

guolonghui

再次感谢

eeleader

代码设计上有问题

eeleader

一般来说，代码设计是主要问题！

eeleader

一般来说，代码设计是主要问题！

guolonghui

大神，你好，可以帮我看看代码有什么问题吗？谢谢

guolonghui

.RD2 (VGA_Read_Req_NEW),调试发现RD2不会随着VGA_Read_Req_NEW的变化而变化，而RD1就会的。
抓狂了。。。。。。。。。。。。。。。。。。。。。。。

guolonghui

http://115.com/?ct=rar&pickcode=bjawd1h0

chenzhufly

这个真不知道

eeleader

直接看代的，最多看出语法问题！

eeleader

专门佮你代码诊析，需要深入了解你的应用。

guolonghui

uu原帖由 eeleader 于 2013-4-8 20:47 发表
专门佮你代码诊析，需要深入了解你的应用。

你好，我就是想让两个摄像头同时采集数据回来然后在一个vga上面同时显示出来

guolonghui · 发表于2017-12-25 13:59

楼主节日快乐，万事大吉，新的一年顺顺利利，身体安康！！！

FPGA内存控制 [复制链接]

最新回复

联系qq：306433980

问题补充

源码位置

点评

回复