5979

帖子

8

TA的资源

版主

21
 
我在负责做啊  还需要大家鼎力支持阿
此帖出自FPGA/CPLD论坛
 

回复

5979

帖子

8

TA的资源

版主

22
 

FPGA V1.0版本

原理图初步画完,FPGA的管退还没有分配,主要希望大家能帮我检查一下原理图有没有什么问题

1. EP2C5/EP2C8兼容  PQFP208封装
2. SDRAM    1片  K4S641632
3. FLASH     1片 SST39VF1601
4. I2C           1片  AT24C02
5. LED          4个
6. 按键          4个
7. VGA
8. 串口
9. 液晶         彩屏

新增:
10. 温度传感器接口
11. 红外接口
12. sd卡接口

FPGA V1.0.rar

110.33 KB, 下载次数: 199

此帖出自FPGA/CPLD论坛
 
 

回复

7

帖子

0

TA的资源

一粒金砂(中级)

23
 
支持下。
此帖出自FPGA/CPLD论坛
 
 
 

回复

2751

帖子

0

TA的资源

裸片初长成(初级)

24
 
此帖出自FPGA/CPLD论坛
 
 
 

回复

686

帖子

0

TA的资源

一粒金砂(初级)

25
 
菜鸟的我顶力支持。。。。。。
此帖出自FPGA/CPLD论坛
 
 
 

回复

5

帖子

0

TA的资源

一粒金砂(初级)

26
 
没有芯币了,我得马上赚取芯币
此帖出自FPGA/CPLD论坛
 
 
 

回复

107

帖子

0

TA的资源

纯净的硅(中级)

27
 

什么时候出来啊

我对这个还不了解,想学学
此帖出自FPGA/CPLD论坛
 
 
 

回复

5979

帖子

8

TA的资源

版主

28
 
兄弟们 给点意见阿
此帖出自FPGA/CPLD论坛
 
 
 

回复

1248

帖子

0

TA的资源

一粒金砂(高级)

29
 

支持,发上来,大家欣赏一下

支持,发上来,大家欣赏一下
此帖出自FPGA/CPLD论坛
个人签名James Wang
 
 
 

回复

170

帖子

0

TA的资源

一粒金砂(高级)

30
 
要是有个GPRS更好,我正想学学呢。
此帖出自FPGA/CPLD论坛
个人签名承接PLC和单片机控制系统的设计开发。
 
 
 

回复

4

帖子

0

TA的资源

一粒金砂(初级)

31
 
想问一下啊:这个是做出来论坛送的,还是卖的呀??
此帖出自FPGA/CPLD论坛
 
 
 

回复

4

帖子

0

TA的资源

一粒金砂(初级)

32
 
再加个 USB 通信接口...
此帖出自FPGA/CPLD论坛
 
 
 

回复

2万

帖子

74

TA的资源

管理员

33
 
原帖由 dtkong 于 2010-3-8 15:27 发表
想问一下啊:这个是做出来论坛送的,还是卖的呀??


主要是组织大家一起学习。

PCB可以免费提供一些,但是器件要自己购买了,或者我们帮忙购买。
此帖出自FPGA/CPLD论坛
加EE小助手好友,
入技术交流群
EE服务号
精彩活动e手掌握
EE订阅号
热门资讯e网打尽
聚焦汽车电子软硬件开发
认真关注技术本身
个人签名

加油!在电子行业默默贡献自己的力量!:)

 
 
 

回复

1万

帖子

16

TA的资源

版主

34
 

强烈支持

此帖出自FPGA/CPLD论坛
个人签名http://shop34182318.taobao.com/
https://shop436095304.taobao.com/?spm=a230r.7195193.1997079397.37.69fe60dfT705yr
 
 
 

回复

9

帖子

0

TA的资源

一粒金砂(中级)

35
 
SDRAM BA0 BA1要接上。配置上的10看K电阻仅仅是推荐值。建议使用4.7K
VGA 输出R,G,B接75欧电阻到地
一些 CLK 输入建议使用起来
USB也要上?D12?68300?管脚貌似也不多了
如果上SRAM可以和NOR的管脚复用

[ 本帖最后由 zgq800712 于 2010-3-11 13:01 编辑 ]
此帖出自FPGA/CPLD论坛

赞赏

1

查看全部赞赏

 
 
 

回复

5979

帖子

8

TA的资源

版主

36
 
谢谢支持!
此帖出自FPGA/CPLD论坛
 
 
 

回复

325

帖子

0

TA的资源

裸片初长成(初级)

37
 
1,R8 R9的官方推荐值是10K,我做的板子也是用的10K
2,CLK4-CLK7中最好再选择一个做为时钟输入,因为FPGA中的两个PLL是分成两组的,分别以CLK0-CLK3,CLK4-CLK7作为输入。
3,SDRAM的BA0,BA1应该与FPGA的I/O连接,如果出于FPGA的I/O不够考虑,可以将SDRAM的CKE直接拉高
4,如果要接USB的话,一般都用USB-UART转换芯片CP2101
5,最好将FPGA的PLL地与数字地用0欧电阻隔离为模拟地
此帖出自FPGA/CPLD论坛
个人签名科技应该让生活变得更简单!
 
 
 

回复

5979

帖子

8

TA的资源

版主

38
 
此帖出自FPGA/CPLD论坛
 
 
 

回复

60

帖子

0

TA的资源

一粒金砂(初级)

39
 

回复 39楼 chenzhufly 的帖子

楼主,近况如何啊?有进展吗?
此帖出自FPGA/CPLD论坛
 
 
 

回复

2

帖子

0

TA的资源

一粒金砂(初级)

40
 

进展关注中
此帖出自FPGA/CPLD论坛
个人签名学习 学习 学习!!!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表